三星发布HBM3E 内存：36GB 堆栈，速度为9.8 Gbps

三星一年一度的内存技术日今天上午在圣何塞举行，作为该活动的一部分，该公司将发布几项值得注意的内存技术公告/披露。三星此次活动的一大亮点是推出了 Shinebolt，这是三星的 HBM3E 内存，它将为高端处理器的内存带宽和内存容量树立新的标杆。该公司还披露了更多有关 GDDR7 内存的信息，这将标志着 GDDR 系列内存标准的重大技术更新。

首先，我们今天发布了重要公告：Shinebolt HBM3E 内存。与内存行业的其他公司一样，三星正在准备当前一代 HBM3 内存的后继产品，该内存与高端/HPC 级处理器一起使用，行业正在围绕即将推出的 HBM3E 标准做出决定。HBM3E 预计将提供比 HBM3 更高的容量和更大的内存带宽，帮助高带宽内存技术跟上高端处理器上不断增长的工作负载。

Shinebolt 的基础是新型 24Gbit HBM 内存芯片，三星将采用其 D1a 工艺生产该芯片，该工艺是该公司基于 EUV 的第四代10纳米级 (14 纳米) 节点。三星将基于这款新芯片生产 8Hi 和最终的 12Hi 堆栈，堆栈总容量分别为 24GB 和 36GB，比 HBM3 (Icebolt) 同类产品容量高出 50%。

据三星称，Shinebolt 将能够达到高达 9.8Gbps/pin 的内存时钟速度，比其 HBM3 产品快 50% 以上。尽管考虑到三星之前的一些内存时钟速度声明，但这很可能是半超频状态。Shinebolt 的开发进展还不够，三星无法列出各个 SKU，但即使在保守的情况下，三星也在其活动新闻稿中宣传至少 8Gbps/pin 的数据速率。如果三星雄心勃勃的内存频率确实能够实现，那么这也将使三星在竞争中处于领先地位。迄今为止，SK海力士和美光分别宣布了9Gbps/pin和9.2Gbps/pin内存的计划，因此三星的说法无疑是最激进的。

总体而言，这些时钟速度将为单个 HBM3E 堆栈提供 1TB/秒的最小带宽和 1.225TB/秒的最大带宽，远远领先于 HBM3 的 819GB/秒数据速率。或者以高端处理器（例如 NVIDIA H100）为例，6 堆栈芯片将能够访问多达 216GB 的内存，总内存带宽高达 7.35TB/秒。

至于电源效率，情况看起来有点好坏参半。三星表示，相对而言，Shinebolt 的效率将比 Icebolt 高出 10%，换句话说，每传输一位的功耗 (pJ/bit) 会减少 10%。然而，由于传输位数显着增加，时钟速度提高 25% 以上将远远抵消这些增益。因此，虽然 Shinebolt 整体效率更高，但从绝对角度来看，HBM 内存的总功耗似乎将随着下一代继续增长。

不管怎样，对于三星通过 Shinebolt 瞄准的高端处理器市场，芯片制造商不太可能因功率的增加而感到困扰。与其他高端处理器领域一样，三星也瞄准了人工智能市场——在这个细分市场中，内存带宽和内存容量都是限制因素，尤其是在海量大型语言模型 (LLM) 方面。除了传统的超级计算机和网络细分市场之外，三星在蓬勃发展的人工智能市场中销售速度更快的 HBM 应该不会遇到什么困难。

与其他主要内存供应商一样，三星预计将在 2024 年某个时候发货 Shinebolt。考虑到该公司刚刚开始对内存进行送样，并且 HBM3 Icebolt 本身刚刚实现量产，Shinebolt 可能要到当年下半年才会发货。

最后，展望更远的未来，三星简短地谈论了他们的 HBM4 内存计划。虽然该技术还需要几年的时间（甚至还没有批准的规范），但我们从之前的披露中得知，内存行业的目标是转向更宽的 2048 位内存接口。正如三星喜欢设计的那样，当进一步提高 HBM 时钟速度会导致功耗大幅增加时，这是唯一实际的选择。

对于 HBM4，三星正在考虑采用目前属于逻辑芯片领域的更先进的制造和封装技术。在晶圆厂方面，该公司希望转而使用 FinFET 晶体管作为存储器，而不是仍然使用平面晶体管。与逻辑一样，FinFET 将减少所需的驱动电流，这将有助于提高 DRAM 能源效率。与此同时，在封装方面，三星正在考虑从微凸块键合转向无凸块键合（直接铜对铜）键合，这种封装技术即使在逻辑领域也仍处于开发前沿。采用尖端技术对于保持 HBM 带宽在过去十年中的增长至关重要，但这样做的成本和复杂性也凸显了为什么 HBM 仍然是一种独特的高端内存技术。

除了 HBM3E 之外，三星当天的另一个大带宽内存更新是 GDDR7 内存的简短状态更新。

早在今年 7 月，三星就宣布完成了 GDDR7 内存的初步开发。下一代 GDDR 内存 GDDR7 与当今的 GDDR6 相比带来了几项重大变化，其中最重要的是转向 PAM3 编码。PAM3 允许每个周期传输 1.5 位（或者更确切地说，两个周期传输 3 位），从而为提高内存传输速率打开了大门，而无需采用更昂贵的方法来进一步提高内存总线的频率。

快速回顾一下三星 7 月份的公告，三星将推出 16Gbit (2GB) 模块，该模块的运行速度高达 32Gbps/pin。与当前 GDDR6 内存相比，每个引脚的带宽提高了 33%，并将 256 位内存总线的总带宽提升至 1TB/秒。与三星 GDDR6 相比，GDDR7 的能效也将提高 20%（以 pJ/bit 计），这在一定程度上要归功于三星第三代 D1z（10 纳米级）晶圆厂节点的使用。

三星今天的活动很大程度上是对 7 月份发布的公告的回顾，但在此过程中我们了解了三星之前未披露过的一些有关 GDDR7 的新技术细节。

首先，GDDR7 不仅可以改善活动功耗，该技术还将显着改善待机功耗。得益于额外的时钟控制，GDDR7 的待机功耗将比 GDDR6 低 50%。

其次，在讨论为什么三星（以及整个行业）对 GDDR7 采用 PAM3 编码而不是更密集的 PAM4 时，该公司证实了我们对新技术的一些技术假设。简而言之，PAM3 的平均误码率 (BER) 低于 PAM4，这主要归功于眼窗上更宽的裕量。这些都不会导致 PAM4 无法使用（美光已经证明了这一点），但考虑到权衡，三星和内存行业的其他公司都倾向于 PAM3 的相对简单性。

除了常见的显卡/游戏客户外，三星预计 GDDR7 将被 AI 芯片制造商采用，或许更令人惊讶的是汽车行业。事实上，其中一些非传统客户可能是最先采用该内存的；由于传统 GPU 供应商的当前一代产品仍处于中期阶段，因此他们还需要相当长的时间才能推出任何支持 GDDR7 的芯片。

目前三星尚未公布 GDDR7 内存量产的预计日期。但该公司仍预计他们将成为第一家推出下一代内存的供应商，预计在 2024 年。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3560期内容，欢迎关注。