Re: 这里有谁做e-beam lithography比较牛的# EE - 电子工程
l*o
1 楼
1.400nm好象是比较厚,你的substrate材料如果是半导体的话
电子的backscattering会很散(你应该不会是在用100KeV的
e-beam吧?),所以proximity effects会很严重造成在你没想
曝光的(邻近)位置也overdosed.这样如果是positive resist
你的pattern线条会过细(因为你没考虑PROXIMITY EFFECT修正)
目前的positive resist中PMMA和ZEP所能做的极限线宽都在十
多个nm以上,小于这个极限就很难做了.而你的膜厚是预期线宽
的10倍以上,resist很容易塌下来,如果你的SEM分辨率不够好的
话很容易分辨不出这种坍塌.另外如果你是想做30nm的槽的话,
结果正好反过来--槽的线宽过大,所以你就会觉得没达到30nm.
2.如果要在100nm的金属膜上做pattern,想必你的计划不外乎先做
resist pattern 再蒸镀金属或者直接在金属层上做resist
pattern再etching.前者的问题是400nm的槽里如果要淀积30nm宽
电子的backscattering会很散(你应该不会是在用100KeV的
e-beam吧?),所以proximity effects会很严重造成在你没想
曝光的(邻近)位置也overdosed.这样如果是positive resist
你的pattern线条会过细(因为你没考虑PROXIMITY EFFECT修正)
目前的positive resist中PMMA和ZEP所能做的极限线宽都在十
多个nm以上,小于这个极限就很难做了.而你的膜厚是预期线宽
的10倍以上,resist很容易塌下来,如果你的SEM分辨率不够好的
话很容易分辨不出这种坍塌.另外如果你是想做30nm的槽的话,
结果正好反过来--槽的线宽过大,所以你就会觉得没达到30nm.
2.如果要在100nm的金属膜上做pattern,想必你的计划不外乎先做
resist pattern 再蒸镀金属或者直接在金属层上做resist
pattern再etching.前者的问题是400nm的槽里如果要淀积30nm宽