设计 ring oscillator 遇到诡异问题。 cadence 多一个bug？ - 未名空间MITBBS历史存档

国际科技财经博客移民网络热点娱乐民生时事公众号

Redian新闻

>未名空间

>EE - 电子工程

设计 ring oscillator 遇到诡异问题。 cadence 多一个bug？

设计 ring oscillator 遇到诡异问题。 cadence 多一个bug？# EE - 电子工程

w*u2007-12-05 08:12

1 楼

设计个4.35GHz 的ring oscillator ，共3级，有2级用了capacitor 做load（增加
phase margin). 但是用cadence仿真时候发现加那个Ipulse 做噪声源直接被放大。。
。不起振，我郁闷之中把一个什么参数没设设，只写了个2Ghz 的vsin 源（没和任何电
路连接，就是个孤零零的东西）放到schmetic里面，也没连线，结果，在4.2GHz，
电路起振了，spectrum 看上去不错，transient 也是指数上升。。。但是没这个东西
就没法振动。。
大家遇到过这种诡异的事情没？我实验室的博士说没有。。我郁闷了。难道是bug? 我
重启很多次也一样。

W*x2007-12-05 08:12

2 楼

仿oscillator的时候能否起振及起振速度跟激励的大小有关也跟simulattor有关；用
2GHz的source, simulator仿真的时候计算的步长短，oscillator能振;
你的oscillator起振大概比较难;你把Ipulse的电流加大，下降时间短一些应该也可以
振起来
refer to http://www.designers-guide.org/Forum/YaBB.pl?num=1190353499/2#2
and
http://www.designers-guide.org/Forum/YaBB.pl?num=1066188298/7

h*e2007-12-05 08:12

3 楼

~~~~~~~~~~~~~~~~~~~~~~
~~~~~~~~~~~~~~~~
很好奇，这是什么，ring osc就是要它不稳定，问什么还要增加phase margin?

【在 w********u 的大作中提到】

: 设计个4.35GHz 的ring oscillator ，共3级，有2级用了capacitor 做load（增加
: phase margin). 但是用cadence仿真时候发现加那个Ipulse 做噪声源直接被放大。。
: 。不起振，我郁闷之中把一个什么参数没设设，只写了个2Ghz 的vsin 源（没和任何电
: 路连接，就是个孤零零的东西）放到schmetic里面，也没连线，结果，在4.2GHz，
: 电路起振了，spectrum 看上去不错，transient 也是指数上升。。。但是没这个东西
: 就没法振动。。
: 大家遇到过这种诡异的事情没？我实验室的博士说没有。。我郁闷了。难道是bug? 我
: 重启很多次也一样。

w*u2007-12-05 08:12

4 楼

谢了，我把步长设短试试。原来我当时仿真时候的步长是由那个东西 vsin决定的。

【在 W**x 的大作中提到】

: 仿oscillator的时候能否起振及起振速度跟激励的大小有关也跟simulattor有关；用
: 2GHz的source, simulator仿真的时候计算的步长短，oscillator能振;
: 你的oscillator起振大概比较难;你把Ipulse的电流加大，下降时间短一些应该也可以
: 振起来
: refer to http://www.designers-guide.org/Forum/YaBB.pl?num=1190353499/2#2
: and
: http://www.designers-guide.org/Forum/YaBB.pl?num=1066188298/7

w*u2007-12-05 08:12

5 楼

恩，如果按opamp 的定义确实是要减小 phase margin ，谢谢提醒。我应该用个别的
术语，比如phase shift。

【在 h******e 的大作中提到】

:
: ~~~~~~~~~~~~~~~~~~~~~~
: ~~~~~~~~~~~~~~~~
: 很好奇，这是什么，ring osc就是要它不稳定，问什么还要增加phase margin?