logo
Redian新闻
>未名空间
>EE - 电子工程
>
请问做VERILOG/VHDL Simulation 的时候能否调用C/C++ function?
avatar
请问做VERILOG/VHDL Simulation 的时候能否调用C/C++ function?# EE - 电子工程
p*r
1 楼
要用VERILOG SIMULATE, 主要看看TIMING 够不够.
但又需要一些C/C+ 或MATLAB的FUNCTION SIMULATION.
如果能调用C 的话, 怎么调.
比如MENTOR GRAPHICS 的MODEL SIM
多谢了.
avatar
p*r
2 楼
Or C/C++ call the verilog simulator.
Thanks a lot,
-Li, Qiang
avatar
m*g
3 楼
synopsys有工具VCS通过pli调用C,对电路仿真
avatar
p*r
4 楼
PLI 调用的效率怎么样, 使用方便吗?
avatar
m*g
5 楼
PLI 调用的效率怎么样---这个不是很明白
使用方便吗-------不难，pli本身建立很简单，调用就和testbench里调函数一样，用$
就可以了
相关阅读
请问哪里可以下载到往届硕/博士答辩论文 (转载)作者回：激光脉冲经过光纤色散后的频谱宽度变化吗？please help: can UCLA master graduate without doing thesis?借人气问下，这三个专业哪个好 (转载)硕士论文撰写的2个问题 (转载)Second harmonic generation 疑问，Fwd: Postdoc Associate opportunity有带宽可调的optical filter吗？ppt页面加入图片、标签后，如何自动将这页上的图片标签应用到所有页面？BGA的芯片怎么焊？请教：运放的焊接方法？A question about ORCADIC设计需要出国吗？请教用什么仪器产生这种波形请教artificial muscle device的就业如何？求random bit generator 的模块，在cadence下Wireless MAC intern position at Silicon Valley, North California各位兄长姐妹们有学习移动通信 或者和通信有关联的 请进！！（请问有没有公司可以custom design 天线谁帮忙系统介绍下FACCH/H+TCH/H? thanks
logo
联系我们隐私协议©2024 redian.news
Redian新闻
Redian.news刊载任何文章，不代表同意其说法或描述，仅为提供更多信息，也不构成任何建议。文章信息的合法性及真实性由其作者负责，与Redian.news及其运营公司无关。欢迎投稿，如发现稿件侵权，或作者不愿在本网发表文章，请版权拥有者通知本网处理。