D*n
2 楼
the parameters i am going to optimize should be summed up to 1
f*o
3 楼
用某个公司提供的digital standard library
他们把电路图和版图都给加密了
现在想在cadence virtuoso里面仿真那些数字模块(INV, XOR, NAND, etc)
没有电路图, 只有cmos_sch格式的"Cellview for black box netlisting"
我试了Spectreverilog, 说这个不是digital block, 不能仿真
直接用Spctre生成的netlist, 那些数字模块都是空的
有没有什么办法仿真?
多谢
他们把电路图和版图都给加密了
现在想在cadence virtuoso里面仿真那些数字模块(INV, XOR, NAND, etc)
没有电路图, 只有cmos_sch格式的"Cellview for black box netlisting"
我试了Spectreverilog, 说这个不是digital block, 不能仿真
直接用Spctre生成的netlist, 那些数字模块都是空的
有没有什么办法仿真?
多谢
l*a
5 楼
nothing but linear programming
相关阅读
power electronics 经典教材是哪本?问一个申请专利的事情 (转载)Research Positions (1 RF & 2 Postdoc) in National University of SingaporeOpenings in Nanophotonics, Plasmonics and Optical Metamaterials龙年首场在线讲座:普渡哥谈理工科申请,北京时间1月27日晚9点 (转载)杭州师范大学数字媒体与人机交互研究中心诚聘海内外高层次人才招聘:工程类, 3个位子 (转载)Openings in Nanophotonics, Plasmonics and Optical Metamaterials有人在embedded linux上跑过pyqt么?Bill3012一过是不是想读phd的人更少了?我的PhaseMargin, Gain Margin都很好,为什么还会振荡EE本科毕业能干什么?防辐射服解析求HFSS高人解惑——assign lumped RLC boundaryPHD3d chip方向,申请难度如何?Qualcomm onsite 面试求助工作方向求建议电力电子类的工作机会Quantum Information方向有工作可找么?能给个2009