analog IC design电面 - 未名空间MITBBS历史存档

国际科技财经博客移民网络热点娱乐民生时事公众号

Redian新闻

>未名空间

>JobHunting - 待字闺中

analog IC design电面

analog IC design电面# JobHunting - 待字闺中

t*32010-11-08 08:11

1 楼

今天的比较简单，基本的问题只问了两个
1、三端NMOS，Gate接偏置电压Drain接R到VCC，Source接Current source(DC),问从
Source看进去的阻抗是多少？做了什么假设
2.三端运放，负端接OUT，电源电压是1.8V，正端接STEP电压源，0.8V～1.3V，问输出
是什么，做了什么假设

d*62010-11-08 08:11

2 楼

诶，我前几天看了你前一篇面经
自己面试的时候果然有类似问题，后悔没好好看啊。。。

【在 t******3 的大作中提到】

: 今天的比较简单，基本的问题只问了两个
: 1、三端NMOS，Gate接偏置电压Drain接R到VCC，Source接Current source(DC),问从
: Source看进去的阻抗是多少？做了什么假设
: 2.三端运放，负端接OUT，电源电压是1.8V，正端接STEP电压源，0.8V～1.3V，问输出
: 是什么，做了什么假设

b*y2010-11-08 08:11

3 楼

不错。我今天电话面试挂了，是个韩国人面试，他说的话我一句完整的都没听懂，
只好让他的美国人manager 当翻译，问了四个 project的问题，他终于不耐烦了。两
个小时后就收到据信。

x*g2010-11-08 08:11

4 楼

你面试很多嘛

【在 t******3 的大作中提到】

n*d2010-11-08 08:11

5 楼

让我想起好多年前面试的事，这种帖子要鼓励。

i*e2010-11-08 08:11

6 楼

是不是这样解答：
1. 1/（gm+gmb)，假设R比较小
2. 这个是一个follower,所以是 0.8～1.3,假设是open loop gain is large enough.

【在 t******3 的大作中提到】

b*y2010-11-08 08:11

7 楼

2 linear model 是这样,
考虑slew rate的话就是一条斜线.

t*32010-11-08 08:11

8 楼

这两道题其实挺Tricky的，重点是在做了什么假设方面。1）还是MOS管的小信号模型问
题，那些电容在高频的时候肯定是要考虑的，还有如果65nm以下的工艺，Gate的
leackage current也应该考虑等等 2）运放的Bandwidth，SlewRate，有限的Open
Loop Gain， Offset，输出阻抗等等对于输出会有什么影响。

t*32010-11-08 08:11

9 楼

Anyway，我还是悲剧了，不知道哪里出了问题:(

m*e2010-11-08 08:11

10 楼

Don't think 65nm was used for analog. State-of-the art technology for analog
is still abvov 90nm.

【在 t******3 的大作中提到】

: 这两道题其实挺Tricky的，重点是在做了什么假设方面。1）还是MOS管的小信号模型问
: 题，那些电容在高频的时候肯定是要考虑的，还有如果65nm以下的工艺，Gate的
: leackage current也应该考虑等等 2）运放的Bandwidth，SlewRate，有限的Open
: Loop Gain， Offset，输出阻抗等等对于输出会有什么影响。

t*32010-11-08 08:11

11 楼

很多IO接口是65nm以下的亚。