哪里有好的JMJD3 和 UTX CHIP 抗体?# Biology - 生物学
f*r
1 楼
Asic engineer. front end. 本人做低端做得多, 对前端没啥经验. 问了什么是FIFO,
async FIFO和 sync FIFO的区别. 然后又问了verilog, formal verification还有
prime time的问题. tool问得非常具体, 如果没有用过那些option的话很难回答. 马上
就觉得那人不感兴趣了. move on了.
async FIFO和 sync FIFO的区别. 然后又问了verilog, formal verification还有
prime time的问题. tool问得非常具体, 如果没有用过那些option的话很难回答. 马上
就觉得那人不感兴趣了. move on了.