FPGA 推荐# Hardware - 计算机硬件
U*e
1 楼
请问需要读取80 MHz 的时钟信号并产生同步的但是频率降低的时钟信号输出,用什么
方案比较好呢?实验要求主要是读取80 MHz的外部时钟信号和一个1k到30kHz的TTL信号
,并同步,然后输出对应的时钟信号给AD。非相关专业,不知道采用什么板卡比较好。
多谢。
方案比较好呢?实验要求主要是读取80 MHz的外部时钟信号和一个1k到30kHz的TTL信号
,并同步,然后输出对应的时钟信号给AD。非相关专业,不知道采用什么板卡比较好。
多谢。