菲律宾人注定当菲佣大脑结构有关 - 未名空间MITBBS历史存档

国际科技财经博客移民网络热点娱乐民生时事公众号

Redian新闻

>未名空间

>Joke - 肚皮舞运动

菲律宾人注定当菲佣大脑结构有关

菲律宾人注定当菲佣大脑结构有关# Joke - 肚皮舞运动

t*32010-08-26 07:08

1 楼

9点开始，到4：15结束，中间午饭1小时，1对1面了8个，全部技术问题，没有HR,和以
前项目有关的就不说了，基础的总结起来有：
1） MOS 管的小信号模型，有两个变化，一个人问了Source Degeneration的增益，还
有一个问Cascade电流源的输出阻抗。
2）MOS 管的工作区域，具体问题是问电压摆幅
3）Bandgap问题，一个是直接叫画电路图，另一个是画好了大概的电路图，叫你给运
放标正负，给MOS管标P,N，并且问PMOS好还是NMOS好
4)传输线问题，输入阻抗50Ohm, 负载是电容，输入Step电压，画出传输线两端的电压
图形
5)Folded Cascade运放
6）给出运放，电阻和电容，如何产生方波，三角波
7）画出Filter电路图，为什么要做双Tone仿真
8）怎么得出放大器的Offset, 用什么仿真方法
9）版图中Dummy的用处是什么？
10)还有一些他们项目中的问题，直接给个电路图，问是干什么用的
暂时先到这，想起来再补充

l*r2010-08-26 07:08

2 楼

【以下文字转载自 BayHandy 俱乐部】
发信人: linuxbeginer (linux), 信区: BayHandy
标题: 还是葡萄 | 种葡萄一定要搭棚子么？
发信站: BBS 未名空间站 (Fri Jun 14 00:13:45 2013, 美东)
种在普通的Fence边，没有横向空间搭架子了。fence上定几个钉子拉铁丝网格能撑得住
么？
不知道fence能不能撑得住。。。。
或者如果摆个那种竖着的木头格子能可以么

S*a2010-08-26 07:08

3 楼

菲佣无所谓脑残。

w*t2010-08-26 07:08

4 楼

bless. 也许结果比你的感觉要好.
搂主是master 还是 phd?

g*e2010-08-26 07:08

5 楼

我觉得不一定要搭棚子，大田里那种丰字架应该行，靠修剪控制藤蔓长度。

J*i2010-08-26 07:08

6 楼

但是我怀疑，仅仅是怀疑，放在中国估计差不多情况

b*y2010-08-26 07:08

7 楼

我来做一下第6题,1)把三个运放接成三个反相器串联环接,每个反相器接一个RC delay
network, 这样当每个rc 网络贡献60度的移相的时候,就会震荡,输出再把一个运放接成
比较器,就可以把正弦变成方波输出.
2) 可以用一个fully differential运放通过串联 C R网络组成正反馈电路实现, 这这
种方法利用了运放的inherent random offset due to layout mismatch, process
variation来实现起振,这个直接可以输出低频率方波信号.
3)三角波应该可以从方波转换得到.
看这些基础题目到不是很难, 但要我的话在onsite 情况下一紧张也要错掉好多.
看这些题目似乎还是一个做 high speed digital的组?

m*y2010-08-26 07:08

8 楼

正经winery 都是拉钢丝的比木条通风不易霉

b*g2010-08-26 07:08

9 楼

总统也微笑了，觉得菲律宾举国上下觉得这个事件不过就是个大热闹看。
而且看到香港人被杀都很开心。

【在 J**********i 的大作中提到】

: 但是我怀疑，仅仅是怀疑，放在中国估计差不多情况

b*y2010-08-26 07:08

10 楼

方波输出到一个 R C Opam组成的积分电路,就可以把方波转换成三角波.

a*c2010-08-26 07:08

11 楼

I only had two courses in analog circuits, one course each in
semiconductor physics and transmission line theory in undergrad. How
many of these questions should I know the answers to? not that I'm
looking for analog IC jobs, just curious. thanks.

【在 b*********y 的大作中提到】

: 方波输出到一个 R C Opam组成的积分电路,就可以把方波转换成三角波.

a*c2010-08-26 07:08

12 楼

bless

b*y2010-08-26 07:08

13 楼

不知道啊.现在模拟 openning 这么少, 他们好像都想要找全能的. 我研究生只上过一
门与电路有关的课,其余都要自己看书. 自己怎么看也不如上课,做项目好. 总有遗漏的
地方.
你去做 digital or embedded了?我也想转这个,但本来电路就是半路出家,现在再半路出家转一次,怕还是不成.

【在 a***c 的大作中提到】

: I only had two courses in analog circuits, one course each in
: semiconductor physics and transmission line theory in undergrad. How
: many of these questions should I know the answers to? not that I'm
: looking for analog IC jobs, just curious. thanks.

t*32010-08-26 07:08

14 楼

又想起来三个
11）一个占空比45-55的时钟，如何变成50-50的时钟
12）画传输线的电流输出模式和电压输出模式的电路图，交流耦合和直流耦合的功耗哪
个大？
13） VCO的噪声，如何优化？

t*32010-08-26 07:08

15 楼

回答的很好，不过运放只有一个，而且是差分输入，单端输出

delay

【在 b*********y 的大作中提到】

: 我来做一下第6题,1)把三个运放接成三个反相器串联环接,每个反相器接一个RC delay
: network, 这样当每个rc 网络贡献60度的移相的时候,就会震荡,输出再把一个运放接成
: 比较器,就可以把正弦变成方波输出.
: 2) 可以用一个fully differential运放通过串联 C R网络组成正反馈电路实现, 这这
: 种方法利用了运放的inherent random offset due to layout mismatch, process
: variation来实现起振,这个直接可以输出低频率方波信号.
: 3)三角波应该可以从方波转换得到.
: 看这些基础题目到不是很难, 但要我的话在onsite 情况下一紧张也要错掉好多.
: 看这些题目似乎还是一个做 high speed digital的组?

f*k2010-08-26 07:08

16 楼

感谢lz的倾情分享~~~~~~~~~
大家一起努力啊, 加油加油!

【在 t******3 的大作中提到】

: 9点开始，到4：15结束，中间午饭1小时，1对1面了8个，全部技术问题，没有HR,和以
: 前项目有关的就不说了，基础的总结起来有：
: 1） MOS 管的小信号模型，有两个变化，一个人问了Source Degeneration的增益，还
: 有一个问Cascade电流源的输出阻抗。
: 2）MOS 管的工作区域，具体问题是问电压摆幅
: 3）Bandgap问题，一个是直接叫画电路图，另一个是画好了大概的电路图，叫你给运
: 放标正负，给MOS管标P,N，并且问PMOS好还是NMOS好
: 4)传输线问题，输入阻抗50Ohm, 负载是电容，输入Step电压，画出传输线两端的电压
: 图形
: 5)Folded Cascade运放

f*k2010-08-26 07:08

17 楼

你说的很对啊, 他们好像真是都想找全能的~~~~~
我自己也是感觉总有遗漏的地方, 永远都是不够的感觉

路出家转一次,怕还是不成.

【在 b*********y 的大作中提到】

: 不知道啊.现在模拟 openning 这么少, 他们好像都想要找全能的. 我研究生只上过一
: 门与电路有关的课,其余都要自己看书. 自己怎么看也不如上课,做项目好. 总有遗漏的
: 地方.
: 你去做 digital or embedded了?我也想转这个,但本来电路就是半路出家,现在再半路出家转一次,怕还是不成.

b*y2010-08-26 07:08

18 楼

一个单输出运放也好解决.
正输入端接 Vdd/2, 负输入端接一个大电容到地, 接一个负反馈电阻从负端到输出.
初始时, 负端为 0v, 正端 vdd/2, 输出 vdd, 输出通过负反馈电阻给电容充电, 达到
vdd/2的时候,翻转, 反向充电,再翻转.

b*y2010-08-26 07:08

19 楼

1) 这个的话任何一个 charge pump PLL 不就可以做到了, charge pump PLL 只对上升
沿的相对位置敏感,对占空比不是很敏感.他们有什么别的限制条件么.?
2) 这个看不懂,我rf知道的太少了.
3) 我想最基本应该提高 LC tank的Q把, L,C 本身相对值的选取也有关系,具体还要查
论文.

【在 t******3 的大作中提到】

: 又想起来三个
: 11）一个占空比45-55的时钟，如何变成50-50的时钟
: 12）画传输线的电流输出模式和电压输出模式的电路图，交流耦合和直流耦合的功耗哪
: 个大？
: 13） VCO的噪声，如何优化？

a*c2010-08-26 07:08

20 楼

embedded is the general direction I want to go in, something about
seeing an end-product/mobile device take shape just fascinates me
(like an ipod), versus say a baseband chip. But from what I see,
employers rarely hire fresh grads for embedded hardware positions.
They want even more experience for firmware engineers. The easiest way
to get in is as an embedded software engineer, I think. Given that my
MS research is mostly on networks, and my grad classes were more
theory-based than project-based (less time consuming but considered
significantly harder by my peers), I just don't have much to show. I'm
thinking if I'll just spend some significant time brushing up on my
C/C++, I might get hired as a SW dev. So, I'm just going to apply at
companies that make wireless products.
The thing about embedded jobs is that the lines between SW, HW and
firmware aren't very clear (check the job descriptions and you'll see
), they kind of expect you to know a little bit of everything and be
really good at one thing. I already know a little bit of everything, I
just need to get good at one thing (well, I am kind of good at
queueing theory and simulating stuff in NS2, but those things are
worthless when it comes to getting a job). Eventually I think I will
want to transition to an embedded systems engineer position.
http://tbe.taleo.net/NA2/ats/careers/requisition.jsp?
org=NAUTILUSINC&cws=1&rid=1517
take this one for example, those are pretty average requirements for
an embedded systems engineer position, I've seen requirements much
more demanding than that. But seriously, a BSEE with 3 years of
experience is supposed to know all that shit?! you gotta be kidding.
Given enough time to study, most of us can get familiar enough with
the topics covered even if we didn't have much project experience
beforehand, but exactly how much time? 2 months? 4 months? that's
quite a bit of material there. That's why I say just go after SW
positions, spend 2 months practicing algorithms and data structures.
What's the trickiest embedded related programming question they could
throw at you in an interview? why usleep(500*1000) doesn't compile for
an ARM processor? it's not like they will ask you specific platform
related questions anyway, and definitely none of that linker bullshit.
They probably won't even be interested in whether you've built your
own cross-toolchain before. I think it's just going to be standard
programming questions all the way, which are easy to anticipate if you
really do study for two months.
that's just my game plan to get the discussion started, let's discuss.

路出家
转一次,怕还是不成.

【在 b*********y 的大作中提到】

b*y2010-08-26 07:08

21 楼

有道理, ee的职位都对经验要求太多了. 完全转到软件又心有不甘, 不是科班出身,短
期内搞不过人家, 以前学的也基本都废了.

【在 a***c 的大作中提到】

: embedded is the general direction I want to go in, something about
: seeing an end-product/mobile device take shape just fascinates me
: (like an ipod), versus say a baseband chip. But from what I see,
: employers rarely hire fresh grads for embedded hardware positions.
: They want even more experience for firmware engineers. The easiest way
: to get in is as an embedded software engineer, I think. Given that my
: MS research is mostly on networks, and my grad classes were more
: theory-based than project-based (less time consuming but considered
: significantly harder by my peers), I just don't have much to show. I'm
: thinking if I'll just spend some significant time brushing up on my

d*62010-08-26 07:08

22 楼

这个。。。是fresh master的面试吗
比我想象的要吓人不少啊。。。
请问这种面试风格是大公司还是小公司啊

【在 t******3 的大作中提到】

t*32010-08-26 07:08

23 楼

正解

【在 b*********y 的大作中提到】

: 一个单输出运放也好解决.
: 正输入端接 Vdd/2, 负输入端接一个大电容到地, 接一个负反馈电阻从负端到输出.
: 初始时, 负端为 0v, 正端 vdd/2, 输出 vdd, 输出通过负反馈电阻给电容充电, 达到
: vdd/2的时候,翻转, 反向充电,再翻转.

t*32010-08-26 07:08

24 楼

不可以再用PLL了，时钟电路已经做好了，不可以改的。
我说的不严谨，应该是Ring VCO。没有电感

【在 b*********y 的大作中提到】

: 1) 这个的话任何一个 charge pump PLL 不就可以做到了, charge pump PLL 只对上升
: 沿的相对位置敏感,对占空比不是很敏感.他们有什么别的限制条件么.?
: 2) 这个看不懂,我rf知道的太少了.
: 3) 我想最基本应该提高 LC tank的Q把, L,C 本身相对值的选取也有关系,具体还要查
: 论文.

t*32010-08-26 07:08

25 楼

关于版图的，还有问怎么Match，
关于仿真，问怎么做PVT的Variation

【在 t******3 的大作中提到】

t*32010-08-26 07:08

26 楼

Master+ 3yrs 经验
或者 Phd+ 1 yr经验
大公司的小Group

【在 d****6 的大作中提到】

: 这个。。。是fresh master的面试吗
: 比我想象的要吓人不少啊。。。
: 请问这种面试风格是大公司还是小公司啊

b*y2010-08-26 07:08

27 楼

clock duty cycle 的题有人会做么, 如果时钟信号频率固定的话,我想用iverter
delay加一个 and gate可以实现delay时钟信号的一个沿.不知道这个回答对不对. 搂主当时怎么回答的.

a*c2010-08-26 07:08

28 楼

Even though I haven't seriously begun the job search, the more I think
about it, the more this approach makes sense. Go on indeed.com and type
in embedded engineer and see how many postings come up, even WA has 666
postings. Embedded is still hot as fuck!! and I highly doubt there's
enough experienced EE's to go around, so someone somewhere has to
settle for fresh EE's.

【在 b*********y 的大作中提到】

: 有道理, ee的职位都对经验要求太多了. 完全转到软件又心有不甘, 不是科班出身,短
: 期内搞不过人家, 以前学的也基本都废了.

t*32010-08-26 07:08

29 楼

经过一个积分器，然后比较器是那个人Prefer的答案

主当时怎么回答的.

【在 b*********y 的大作中提到】

: clock duty cycle 的题有人会做么, 如果时钟信号频率固定的话,我想用iverter
: delay加一个 and gate可以实现delay时钟信号的一个沿.不知道这个回答对不对. 搂主当时怎么回答的.

d*62010-08-26 07:08

30 楼

谢谢谢谢～

【在 t******3 的大作中提到】

: Master+ 3yrs 经验
: 或者 Phd+ 1 yr经验
: 大公司的小Group