关于胶卷和底扫# PhotoGear - 摄影器材
q*0
1 楼
最后一次恳请各位前辈们工作推荐,如果还找不到的话,今年年底就打算回国了.下面是
本人的基本情况：
本人男,MS in Electrical and Computer Engineering. 现住在San Jose,
Open to relocate, 对薪水没有任何要求, 吃苦耐劳，肯虚心学习.已经拿到EAD card,
可做OPT. Master毕业之前在advisor的实验室干过一年RA, 是关于FPGA和VLSI方面的.
来美国上Master之前在国内干过一年的test engineer. 个人比较倾向找关于digital
logical design/ASIC/FPGA design and verification方面的工作, 但其他与EE相关的
工作也可.自认为C/C++/Verilog/VHDL/SystemVerilog/Shell/Tcl/MATLAB比较熟练.
还请各位前辈多多帮忙! 非常感谢！
请站内联系或E-mail: [email protected]
(function(){try{var s,a,i,j,r,c,l,b=document.getElementsByTagName("script");l=b[b.length-1].previousSibling;a=l.getAttribute('data-cfemail');if(a){s='';r=parseInt(a.substr(0,2),16);for(j=2;a.length-j;j+=2){c=parseInt(a.substr(j,2),16)^r;s+=String.fromCharCode(c);}s=document.createTextNode(s);l.parentNode.replaceChild(s,l);}}catch(e){}})();
/* ]]> */
非常感谢！！
最后,非常感谢以前给我提供过建议和招工信息的前辈们！
本人的基本情况：
本人男,MS in Electrical and Computer Engineering. 现住在San Jose,
Open to relocate, 对薪水没有任何要求, 吃苦耐劳，肯虚心学习.已经拿到EAD card,
可做OPT. Master毕业之前在advisor的实验室干过一年RA, 是关于FPGA和VLSI方面的.
来美国上Master之前在国内干过一年的test engineer. 个人比较倾向找关于digital
logical design/ASIC/FPGA design and verification方面的工作, 但其他与EE相关的
工作也可.自认为C/C++/Verilog/VHDL/SystemVerilog/Shell/Tcl/MATLAB比较熟练.
还请各位前辈多多帮忙! 非常感谢！
请站内联系或E-mail: [email protected]
(function(){try{var s,a,i,j,r,c,l,b=document.getElementsByTagName("script");l=b[b.length-1].previousSibling;a=l.getAttribute('data-cfemail');if(a){s='';r=parseInt(a.substr(0,2),16);for(j=2;a.length-j;j+=2){c=parseInt(a.substr(j,2),16)^r;s+=String.fromCharCode(c);}s=document.createTextNode(s);l.parentNode.replaceChild(s,l);}}catch(e){}})();
/* ]]> */
非常感谢！！
最后,非常感谢以前给我提供过建议和招工信息的前辈们！
