FOPLP，逐渐升温

扇出面板级封装 (FOPLP) 有望比扇出晶圆级封装显着降低组装成本，提供芯片放置、成型和再分布层 (RDL) 形成的相关工艺，可以在同等良率的情况下按比例放大。

在此之前，还有很多工作要做。到目前为止，FOPLP 已被用于大批量生产的设备，例如移动电话的电源管理 IC，使用相对宽松的 RDL 尺寸。此外，业界尚未确定标准面板尺寸并建立装配设计套件以确保设计到制造的合规性。

OSAT 及其工程团队面临几个主要挑战：

1. 将装配线设备从 300 毫米圆形外形尺寸更换为 650 x 650 毫米大的矩形外形尺寸需要大量投资。

2. 当前的生产工艺通常针对消费类和可穿戴行业产品使用更宽松的RDL间距和低层数。FOPLP 工艺更先进的面板工艺节点仍处于试生产阶段。

3. 需要进行重大的工艺开发。要实现这一转变，需要解决技术工艺步骤和面板面积更大带来的材料挑战。

Onto Innovation先进封装战略营销总监 Monita Pau 表示：“我们预计，除移动/可穿戴应用之外，FOPLP 的采用率将显着增加。” “越来越多的封装厂提供 FOPLP 能力。”

这个市场的增长空间是巨大的。Yole Group 半导体封装分析师 Gabriela Pereira 表示：“从整个扇出封装市场来看，FOWLP 仍然是主流载体类型，而 FOPLP 仍然被认为是利基市场。” “就收入而言，Yole Intelligence 在《2023 年扇出封装》报告中估计，2022 年 FOPLP 市场约为 4100 万美元，预计未来五年将呈现 32.5% 的显着复合年增长率，到 2028 年将增长到 2.21 亿美元。事实上，FOPLP 采用率的增长速度将快于整个扇出市场，其市场份额相对于 FOWLP 将从 2022 年的 2% 上升到 2028 年的 8%。这意味着随着更多面板生产线的出现以及更高的良率带来更好的成本效率，FOPLP 预计将在未来几年增长。”

这种成本效率水平非常重要。与圆形晶圆相比，面板的相对成本节省可超过 20%（见图 1）。

就工艺能力而言，FOPLP可以被视为一种横跨扇出晶圆级封装（FOWLP）和印刷电路板加工的技术。在过去的十年中，主要组装公司和研究机构的工程团队开发了面板级封装，在某些情况下利用现有的流程和工具。

“过去五到七年里，FOPLP 已被许多公司采用，但在采用时面临着许多挑战，即使技术要求较低，例如电源管理器件的 10/10 µm 线/空间”， ASE工程和技术营销高级总监 Mark Gerber 说道。“封装体尺寸、线路/空间要求以及填充线路的体积要求等因素限制了广泛采用。这些因素带来的挑战将继续推动新的创新，以满足更精细的线路/空间要求（良率考虑）和更多的 RDL 层，同时管理更大面板的翘曲。ASE 在过去七年多的时间里开发了面板级产品，并继续完善支持下一代应用的功能。”

从根本上来说，扇出晶圆和面板级封装对于先芯片或后芯片组装具有相似的工艺流程（见图 2）。两种方法各有利弊。例如，利用chip last工程师可以执行电气测试和检查，以确保仅将已知良好的芯片放置在 RDL 上。通过芯片优先方法，自适应工艺可以减轻 RDL 基板上的芯片移位。

“目前，FOPLP 生产主要采用芯片优先的方法，有面朝下和面朝上两种选择，通常针对更简单、更小的封装，”Yole 的 Pereira 说。“面朝下工艺将 RDL/UBM 层直接连接到焊料凸块上，而面朝上工艺则使用铜柱凸块作为 RDL/UBM 互连的第一层，从而允许更小的 I/O 间距。一些厂商还在开发针对大型多芯片系统级封装 (SiP) 的芯片后解决方案，用于高密度应用，具有更精细的线路和空间、更小的凸点间距和更多的 RDL 层。Chip-last 是构建扇出 RDL 中介层的首选替代方案，扇出 RDL 中介层正在兴起，并作为比硅中介层成本更低的解决方案封装高性能设备（CPU、GPU、FPGA 等）而受到业界关注。”

对于半导体供应商来说，从晶圆级扇出转向面板级扇出的临界点取决于风险和成本。对于后者，FOPLP 需要以低得多的成本制造出产量与 FOWLP 相当的装置。PowerTech Technology Inc. 营销总监 Daniel Fann 表示：“晶圆扇出技术比面板技术出现得更早。除非有紧急情况，否则说服我们的客户评估面板扇出技术是一项挑战。此外，我们需要证明面板扇出与晶圆扇出具有相似的良率。”

面板级封装工艺已经通过采用晶圆级封装技术或 PCB 技术来实现大矩形尺寸的处理。每种工艺技术都提供了可使用的材料，必须克服使用不同材料创建基板/组装结构时的挑战。热膨胀系数 (CTE) [2] 的差异会影响组装产品在不同温度下执行各个加工步骤时的情况。

提高良率需要突破技术挑战。一般来说，从事 FOPLP 工作的工程团队面临着与从事 FOWPLP 工作的工程团队相同的挑战——翘曲、光刻均匀性和芯片移位。但从 300 毫米晶圆（70,807 平方毫米）到 600 x 600 毫米面板（360,000 平方毫米）时，这些挑战会放大五倍。

“一般来说，FOPLP 使用方形或矩形支撑面板，因此任何旋涂技术都需要由层压或喷涂取代，” Amkor晶圆服务业务部高级副总裁 Doug Scott 说道。“金属沉积、电镀和蚀刻的工艺均匀性需要在非圆形大面板格式与经过验证的圆形 300mm 格式上保持一致。还需要定义面板预处理和后处理，具体取决于 FOPLP 处理使用的方式和步骤。”

随着 RDL 线宽和间距从 9/12μm 的线/间距减少到 5/5μm，最终减少到 2/2μm，并且相应的凸块/焊盘/柱密度增加，FOPLP 互连工艺面临的挑战也随之增加。多位专家指出，工程团队可以通过确定模塑料、临时载体、粘合剂、互连件和基板的正确材料组合来应对这些挑战。最佳组合可能因工艺流程而异。

“如果您深入研究各种扇出工艺流程，您会发现每个工艺的挑战和优化潜力。当然，有些方法比其他方法得到了进一步发展，”弗劳恩霍夫可靠性和微集成 IZM 研究所副组长 Tanja Braun 说道。“我们看到了细线和空间、多芯片和更大芯片的趋势。这些进一步推动了技术的发展。特别是我们看到很多新材料，还有技术挑战需要解决。不存在一种最佳工艺流程。如果您使用芯片面朝上的方法，则需要进行镀铜准备。此外，您需要仔细考虑不同的切屑高度，因为它会产生影响。”

当整个制造过程在一家工厂完成时，这很容易，但当从不同供应商采购芯片时，这种方法就会变得更加复杂。“当您采用 RDL 优先方法时，您可以使用薄膜技术，该技术可提供精细的线宽和层结构，”Braun 说道。“这也不是那么容易做到的。”

FOPLP 组装工艺需要经过仔细选择温度的多步骤工艺。CTE 不匹配的范围可能有 3 倍到 5 倍的差异。因此，组装过程中面板的加热和冷却成为影响翘曲、材料收缩和模具移位的关键变量。

所有扇出封装都需要将芯片临时粘合在重组基板上，然后再发布。“使用的临时粘合材料取决于载体材料和剥离工艺，”Yole 的 Pereira 说。“FOPLP 最常见的脱粘工艺是激光脱粘和热脱粘，其中各种类型的粘合剂层（通常由热塑性或热固性聚合物组成）可以通过旋涂或层压工艺施加。”

此外，临时粘合剂的选择也会影响芯片移位。Brewer Science首席技术官 Rama Puligadda 表示：“为了解决芯片移位问题，我们开发了一种临时芯片粘接材料，可以在成型过程或随后的热压接合过程中实现极低的移位。” “这基本上是一种位于支撑基板（即临时载体）顶部的材料。下一步是将芯片放置在该基板上，然后在芯片顶部进行模制或其他粘合。技术目标在这些步骤之后或期间几乎没有变化。”

随着铜线/间距尺寸的减小和 RDL 层数的增加，光刻挑战随之增加。除此之外，还有材料沉积的堆积或薄膜工艺对面板均匀性的挑战。

Onto Innovation 光刻产品营销总监 Keith Best 表示：“未来三到五年，面板和基板的加工似乎将会发生变化。” “目前，基板由覆铜板（CCL）制成。它很便宜，有点像PCB板。但这种材料的问题是它不太稳定。当加热它以固化介电层时，它会改变形状。当这种情况发生时，所有 RDL 互连层都难以正确匹配，并且层间重叠成为一个挑战。由于覆盖和 CD 控制，最具挑战性的处理步骤之一是光刻。此外，由于要控制 RDL 高度和 CD 均匀性，电镀步骤确实具有挑战性。”

拥有数十年晶圆制造经验的设备供应商正在应对这些挑战。Lam Research高级技术总监 CheePing Lee 表示：“在面板级封装中使用 RDL 需要面板具有高度的均匀性，从电镀到光刻。” “由于面板的尺寸、形状和翘曲，面板的完全均匀性很困难，如果不能实现，可能会导致后续层的形貌问题。在大面板上均匀电镀是最具挑战性的工艺步骤之一。”

他指出，Lam 继续开发专门的电镀反应器技术，以实现均匀的电镀。

设备投资和定义装配设计套件文件都将对面板扇出技术的良率产生积极影响。向新设备、材料和工艺配方的过渡需要经验和模拟实验来微调生产工艺。

“由于所需的启动投资成本，模拟被用来了解潜在的翘曲、热和机械问题，”Amkor 的 Scott 说。“Amkor 拥有一条 650mm x 650mm 的试验生产线，因此我们还可以在模拟工作的同时进行优化。FOPLP 生产线的转换成本很高，因此许多实验首先在 300mm 生产线上进行验证，然后再转移到 FOPLP 生产线。”

多物理场仿真使工程师能够理解材料选择、温度和 RDL 尺寸对低翘曲、最小芯片移位和 RDL 间距的最终要求的交叉要求。

“面板尺寸大于 12 英寸晶圆，热翘曲控制是关键，”PTI 的 Fann 表示。“可以通过选择合适的载体玻璃CTE、调整结构厚度以及选择模具材料进行平衡来优化。通常，需要一个 CAE 工具来模拟翘曲性能。我们使用ANSYS-ME。为了凭经验测量翘曲性能，我们使用影子云纹技术。”

创建 RDL 互连的关键步骤（光刻、蚀刻、电镀）也受益于多物理场仿真，这可以通过在生产线上基于 DOE 构建预测模型来补充。

Lam Research Semiverse Solutions 高级总监 Joseph Ervin 表示：“SEMulator3D 对蚀刻、沉积和其他集成工艺进行预测建模，还可以对材料选择对器件性能的影响进行建模，以便在制造之前识别问题。” “它使工程师能够在开发过程的早期了解制造效果，并减少耗时且昂贵的芯片学习周期。”

设计高级封装的 RDL 工程师可以从采用此类仿真工具中受益。在晶圆制造中，设计人员使用 EDA 工具中的工艺设计套件 (PDK) 来自动执行复杂的布线，以满足制造设计规则。目前，业界还没有相当于装配的产品，即装配设计套件 (ADK)。相反，设计人员及其工具使用装配制造商的数据表。ADK 将提供更细粒度的流程信息，以一致地传达决定设计可制造性的边界框。

“过去 15 年人们一直在谈论 ADK，”Synopsys EDA 集团 3D IC 产品管理总监 Kenneth Larsen说道。“他们还没到。这有点令人失望，因为高级软件包在连接数量方面变得如此复杂。为了像在 IC 世界中那样推动自动化，设计人员及其工具需要遵守制造规则。要实现自动化，您需要一个起点，即 ADK。”

为了简化现有流程的过渡，装配厂希望利用现有设备。从短期来看，这种方式可以节省投资成本。然而，由于现有的工艺流程、不同的面板尺寸以及工艺材料、临时载体/粘合剂和托盘的变化，它阻碍了设备供应商开发面板专用工具。

考虑像拾放机器这样简单的东西。环球仪器公司的全球客户运营和企业副总裁格伦·法里斯 (Glenn Farris) 表示：“当您使用这些异构集成设备时，您需要在面板或基板上放置多种芯片类型，而面板是多芯片电路组装的一个重要部分。”。“当您采用面板扇出的多芯片应用时，您会采取什么措施来实现高效组装？由于精度要求和良率下降，人们不愿意使用多台贴片机。另外，你的线路不平衡。例如，您可能有四个芯片 A 和两个芯片 B。为了解决这些问题，我们开发了一种机器，可以有效地将预先刮伤的晶圆移入和移出晶圆台。它可以用很少的时间从一种模具类型转换到另一种模具类型来做到这一点。”

基于 Chiplet 的高性能计算和 ML 特定产品的设计是每个人都希望面板的成本效益能够得到回报的领域。但工厂仍在学习如何提高面板产量，这需要时间。在此期间，该行业需要在面板尺寸、材料和工艺上进行融合，以最终提高产量并降低成本。

FOPLP 为半导体供应商提供了一个平台来创建完全异构的产品，结合来自不同晶圆厂或代工厂的芯片。当产量、产量和成本一致时，就会出现从晶圆基板到面板基板的临界点。需要提前对制造标准和设备进行投资。

“FOPLP 扩展时间表归结为需求 - 需要更低的成本和更高的可靠性，以及需要在非常大的封装尺寸上降低成本，”Amkor 的 Scott 说。“一旦批量应用推动对现有 300mm 格式无法提供的容量和成本的需求，我们将看到更多的采用。目前，多家晶圆代工厂/OSAT 已进行投资，但很少有工厂能够完全从 300mm 过渡到大面板。Amkor 已就 FOPLP 扩展时间表进行了定位并与客户积极合作。”

今天是《半导体行业观察》为您分享的第3657期内容，欢迎关注。

★EUV光刻机重磅报告，美国发布

★碳化硅“狂飙”：追赶、内卷、替代

★芯片巨头，都想“干掉”工程师！

★苹果，玩转先进封装

★GPU的历史性时刻！

★大陆集团，开发7nm芯片

★张忠谋最新采访：中国会找到反击方法

★EUV光刻的新“救星”