CXL，最优解？
👆如果您希望可以时常见面，欢迎标星🌟收藏哦~
来源：内容由半导体行业观察（ID：icbank）编译自eetimes，谢谢。
数十年来，我们一直处于创新的良性循环之中，计算能力的大幅提升--主要由晶体管和工艺技术的巨大进步所驱动--使得各种应用得以实现。这些应用（包括生成式人工智能）推动了对异构计算、内存带宽、内存容量和互连带宽的无限需求，以满足应用的需求。
需要一个强大的互连标准
虽然 PCIe 是一种出色的互连技术，但新兴的以数据为中心的应用提出了一系列新的挑战，需要对 PCIe 进行增强：
具有共享一致性内存空间的高性能异构计算。
克服 DDR 并行总线的内存带宽瓶颈，提供分层的高性价比内存支持。
通过在多台服务器之间汇集内存和加速器，最大限度地减少数据中心的搁浅资源。
通过基于负载存储的低延迟消息传递和跨大型服务器池的共享内存（包括连贯的近内存计算），实现分布式计算。
为解决上述挑战，业界一致支持 CXL，放弃了相互竞争的标准。CXL 以向后兼容的方式发展了三代，同时在 PCIe 插槽中具有完全的互操作性。除了在 PCIe 上增加一致性和内存语义外，CXL 还在多个服务器域中扩展了负载存储语义。
CXL 是人工智能时代的互连技术
我们认为，人工智能正处于早期阶段，随着其应用的普及，将经历若干范式的转变。我们预计，对计算、内存（带宽和容量）和互连（延迟和带宽）的要求将非常广泛--既有使用 UCIe 的封装内要求，也有使用 CXL 的封装外要求。
CXL 是唯一可提供高带宽、非封装内存容量的互连产品，这一点至关重要。CXL 提供平台内异构计算元件、内存和网络之间的连接。CXL 是唯一能解决多域资源池问题的互连设备。
还有两个更重要的互连需求：
跨越数以万计设备的扩展连接： 我们认为，这将继续由网络标准（如以太网、InfiniBand）提供服务，其中网络设备使用 CXL/PCIe 连接到平台。
机架或 pod 中共享一个模型的加速器的扩展连接： 目前，使用 PCIe 或以太网衍生 PHY 的专有互连已得到部署。
CXL 已准备好提供引人注目的扩展解决方案，但需要克服现有挑战，这需要时间。CXL 的独特之处在于其无序 I/O（UIO）和内存语义，使其成为一种无序、无损耗、可扩展的光纤架构，具有极高的服务质量和可靠性。光学友好 PCIe 的发展以及速度的提高将帮助 CXL 应对扩展 Fabric 在带宽密度和通道覆盖范围方面的挑战。此外，使用运行 CXL 协议的 UCIe 的协同封装光学器件将为带宽密度的数量级提升铺平道路，同时降低功耗。
CXL还具有独特的优势，即无需进行任何协议转换，即可通过PCIe-PHY/共封装光学器件实现从封装级UCIe到板级/机架级/模块级的无缝连接。它还能防止客户被锁定在专有互连中。
具有完全向后兼容性的开放标准使创新民主化，从长远来看可带来更好的产品。几十年来，这些标准在计算领域经历了数次范式转变，最终取代了专有标准，PCIe 和 USB 就是证明。
行业采用和未来展望
在过去的一年中，20 多种 CXL 设备已添加到 CXL 联盟的集成商列表中。软件开发取得了重大进展。例如，Linux Kernel 5.15 为 Type-3 设备提供全面支持。Coherency 使金融科技（ UberNIC）和虚拟机迁移受益。
CXL 内存扩展和池化已经很成熟，产品中已证明具有性能优势。随着 CXL 1.1 在服务器中的部署，CXL 不可避免地将被部署用于资源池化和共享以及机架内和最终在 pod 中的扩展应用程序。
参考链接：
https://www.eetimes.com/cxl-fulfills-ais-need-for-open-industry-standard-interconnect/
END
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第3833内容，欢迎关注。
推荐阅读
『半导体第一垂直媒体』
实时 专业 原创 深度
公众号ID：icbank
喜欢我们的内容就点“在看”分享给小伙伴哦
微信扫码关注该文公众号作者