UCIe 2.0，带宽飞跃
👆如果您希望可以时常见面，欢迎标星🌟收藏哦~
来源：内容来自hpcwire
未来工厂生产的先进芯片将采用新的互连规范，速度将显著提高，带宽将比前代产品高出 75 倍。通用小芯片互连 2.0 (UCIe 2.0) 是紧密封装在 3D 结构中的下一代芯片的最新规范。
更紧密的设计将提供速度和功率效率的前所未有的提升。
“这一切都是为了让事情变得简单 —— 提供大量带宽，但耗电量却很少，... 我们都将遥遥领先，”制定 UCIe 规范的 UCIe 联盟主席 Debendra Das Sharma 说。
促进向 3D 设计的转变
芯片制造行业正在转向 3D 设计，即芯片垂直堆叠。3D 结构具有执行不同功能的微型芯片（称为芯片），它们将使用 UCIe 2.0 协议进行通信。
英特尔代工高级副总裁 Kevin O'Buckley 在英特尔网站上发表的一份公关声明中表示：“到 2028 年，小芯片和芯片系统将超越单片芯片。”英特尔并未透露这些数字的来源。
UCIe 1.1 规范是为 2D 结构的芯片设计的，但 2.0 规范是第一个针对 3D 结构的规范，其中芯片彼此相邻且堆叠在一起。
三维结构将促进芯片之间更多的通信通道，而在二维结构中，芯片必须进行线性通信。
Das Sharma 表示：“你将看到巨大影响的两个主要因素是带宽和电源效率。”
UCIe 2.0 规范是一项开放标准，与一年前发布的 UCIe 1.1 规范相比，速度更快、更节能。
UCIe 2.0 规范还使芯片制造商采用 3D 封装成为可能。台积电、三星和英特尔都有自己的封装技术，但也在努力支持彼此的技术。
新规范还为将连接器直接放入基板打开了大门。例如，许多公司计划在基板中实现更新的光学互连，以便芯片能够以更快的速度进行通信。
UCIe 联盟成员包括 Nvidia、英特尔、AMD、谷歌和台积电等设备和芯片制造商。苹果不是成员，但预计将通过台积电封装采用 3D 结构。该联盟成立于 2022 年。
速度更快、更节能
3D 结构中的芯片的凸块间距将达到 1 微米，这比 2.5D 结构的 25-55 微米要近得多。
较小的凸块间距对于创建较小的芯片封装至关重要，从而可以通过更多的线路连接芯片来实现更快的带宽。
Das Sharma 表示：“如果我的凸块间距为 5 微米，而我将间距缩小到 1 微米，那么在给定的面积内，导线数量就会增加 25 倍。”
UCIe 2.0 协议将支持每通道高达 4 GT/s 的传输速度，与 UCIe 1.1 规范相同。但芯片组将有更多的线路需要连接 - 就像更多的内存通道一样 - 并且彼此之间的距离会更近。
这增加了带宽密度并减少了传输数据所需的电量。
每个芯片都有自己的通信组件——NOC（片上网络）——可以加快芯片之间的通信。
“我们从每平方毫米每秒 4000 千兆字节开始，一旦达到一微米，速度就会提高到每秒 300,000 千兆字节，或者每秒 300 太字节，这是一个巨大的带宽，”达斯·夏尔马说。
UCIe 1.1 带宽为 165 – 1317 GB/s，但使用 UCIe 2.0 则没有限制，因为更多的线路将连接芯片。
芯片之间较短的距离也使其比 UCIe 1.1 或行业标准互连具有更高的能效。
达斯·夏尔马说：“这个东西有助于我们提高电源效率，因为我的距离较小......而且我没有太多的电路。”
UCIe 2.0 预计每位消耗 0.05 皮焦耳，在 1 微米凸块间距下降至每位 0.01 皮焦耳。
Das Sharma 表示：“如果你研究 PCI Express 或以太网，就会发现每比特的耗电量为 5 到 10 皮焦耳，具体取决于设计人员。”
UCIe 2.0 拥有新的工具，用于在整个生命周期内管理、发现和测试芯片。它有助于芯片的验证、部署和升级。这将使芯片制造商能够掌握与芯片制造和性能相关的问题。
UCIe 在一份规范文件中表示：“UCIe 2.0 中的 DFX 功能提供了一种标准化方法来提高不同芯片设计和制造商的可测试性、可制造性和可靠性。”
该规范将支持 CXL、PCIe 和其他已知互连。不过，包括 Nvidia 和 Ayar Labs 在内的许多公司都在开发自己的互连，这些互连可以放在 UCIe 2.0 之上。
“你还可以在此基础上映射自己的专有协议——有些人希望使用它来实现自己的扩展连接，”Das Sharma 说。
时间线
目前尚不清楚基于 UCIe 2.0 的芯片何时会上市，但这需要时间。UCIe 1.0 互连还远未实现，英特尔去年展示了一款基于英特尔 3 工艺制造的测试芯片。
达斯·夏尔马说：“各个会员公司根据自己的情况做出决定……如果有明确的规范，他们就可以实施，然后推出产品。”
UCIe 联盟每一年发布一次新规范，但尚无关于 2.0 后续规范发布的明确时间表。
Das Sharma 表示，UCIe 2.0 有足够的需求，因此发布了该规范。
UCIe 还成立了工作组，将互连扩展到寻求更快的汽车连接方式的汽车公司。
参考链接
https://www.hpcwire.com/2024/08/16/ucie-2-0-for-3d-chip-structures-offers-up-to-75-times-more-bandwidth-than-predecessor-spec/
END
👇半导体精品公众号推荐👇
▲点击上方名片即可关注
专注半导体领域更多原创内容
▲点击上方名片即可关注
关注全球半导体产业动向与趋势
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第3858期内容，欢迎关注。
推荐阅读
『半导体第一垂直媒体』
实时 专业 原创 深度
公众号ID：icbank
喜欢我们的内容就点“在看”分享给小伙伴哦
微信扫码关注该文公众号作者