i*n
2 楼
十月初表B排到交的485，现在uscis已经收到转到NBC在处理，结果移民医生打电话
来说他们把体检表上civil surgeon information这个section全部漏填了，又去拿了一
个新的密封的体检表。请问可以直接把这个新的体检表寄给uscis吗？还是必须要等rfe
？另外这个会影响EAD和AP的进度吗？不知道有人碰到过这种情况没有，谢谢大家！
来说他们把体检表上civil surgeon information这个section全部漏填了，又去拿了一
个新的密封的体检表。请问可以直接把这个新的体检表寄给uscis吗？还是必须要等rfe
？另外这个会影响EAD和AP的进度吗？不知道有人碰到过这种情况没有，谢谢大家！
K*a
3 楼
把dreamer正常的名媛，网络一尽。
t*9
4 楼
请教考过CPA的朋友，REG 和 FAR 那个需要复习准备的时间更长，正在复习BEC， 想再
复习一门REG或者FAR一起考，全职复习的话，用一个月复习任何一门的话，时间够用吗
？ 请多指教，谢！
复习一门REG或者FAR一起考，全职复习的话，用一个月复习任何一门的话，时间够用吗
？ 请多指教，谢！
t*2
5 楼
非常诚恳得请求各位建议，去年年底美本毕业了，但岁数挺大了， 已经27岁，到现在
都没找到工作，想读个Accounting 或者 information system 的master. 本科是一个
很水的专业 international study。 所以大家给出出主意， 选哪个专业好找工作？不
要说 cs， cs 不是是个人都可以学的，起码我是 学不了。 ：（ 谢谢 求各种拍板！
都没找到工作，想读个Accounting 或者 information system 的master. 本科是一个
很水的专业 international study。 所以大家给出出主意， 选哪个专业好找工作？不
要说 cs， cs 不是是个人都可以学的，起码我是 学不了。 ：（ 谢谢 求各种拍板！
d*e
6 楼
年薪4 万多 即使在大城市 咋生存
q*n
7 楼
弱弱地问一下, 在实际电路中的情况...
谢谢.
谢谢.
s*a
8 楼
他家的都一样隔音。主要是因为那个三节的套子。
w*d
9 楼
也有非正常名媛
f*a
10 楼
FAR 需要的时间 更多吧。
全职复习很辛苦哦， 1 个月1 门应该够。时间再多点更保险拉
全职复习很辛苦哦， 1 个月1 门应该够。时间再多点更保险拉
w*x
11 楼
IS相对好找工作
z*a
12 楼
年薪两万多在NYC咋生存
【在 d*******e 的大作中提到】
: 年薪4 万多 即使在大城市 咋生存
【在 d*******e 的大作中提到】
: 年薪4 万多 即使在大城市 咋生存
ET
13 楼
vdd..
buck - nwell,
source - p+
Vsource >Vbuck, V(p+n)>0.. u get consistent current between buck & source..
your gate won't control anything..
【在 q*******n 的大作中提到】
: 弱弱地问一下, 在实际电路中的情况...
: 谢谢.
buck - nwell,
source - p+
Vsource >Vbuck, V(p+n)>0.. u get consistent current between buck & source..
your gate won't control anything..
【在 q*******n 的大作中提到】
: 弱弱地问一下, 在实际电路中的情况...
: 谢谢.
d*n
14 楼
阴特美是卖b的。
【在 p********e 的大作中提到】
: 如题
【在 p********e 的大作中提到】
: 如题
K*a
15 楼
自信一点！
【在 w********d 的大作中提到】
: 也有非正常名媛
【在 w********d 的大作中提到】
: 也有非正常名媛
m*e
16 楼
I heard the job market for MIS is much better. starting salary is high. not
sure though.
【在 t**********2 的大作中提到】
: 非常诚恳得请求各位建议，去年年底美本毕业了，但岁数挺大了， 已经27岁，到现在
: 都没找到工作，想读个Accounting 或者 information system 的master. 本科是一个
: 很水的专业 international study。 所以大家给出出主意， 选哪个专业好找工作？不
: 要说 cs， cs 不是是个人都可以学的，起码我是 学不了。 ：（ 谢谢 求各种拍板！
sure though.
【在 t**********2 的大作中提到】
: 非常诚恳得请求各位建议，去年年底美本毕业了，但岁数挺大了， 已经27岁，到现在
: 都没找到工作，想读个Accounting 或者 information system 的master. 本科是一个
: 很水的专业 international study。 所以大家给出出主意， 选哪个专业好找工作？不
: 要说 cs， cs 不是是个人都可以学的，起码我是 学不了。 ：（ 谢谢 求各种拍板！
s*y
17 楼
Normally, Pmos bulk is supposed to connect to Vdd.
【在 q*******n 的大作中提到】
: 弱弱地问一下, 在实际电路中的情况...
: 谢谢.
【在 q*******n 的大作中提到】
: 弱弱地问一下, 在实际电路中的情况...
: 谢谢.
m*y
18 楼
你还耿耿于怀啊！
【在 w********d 的大作中提到】
: 也有非正常名媛
【在 w********d 的大作中提到】
: 也有非正常名媛
c*s
19 楼
vdd多一些吧，除非像input diff pair这种对body effect比较敏感的地方
还有一个很实际的问题是面积
如果pmos都有自己的well整体就会肥大很多
【在 q*******n 的大作中提到】
: 弱弱地问一下, 在实际电路中的情况...
: 谢谢.
还有一个很实际的问题是面积
如果pmos都有自己的well整体就会肥大很多
【在 q*******n 的大作中提到】
: 弱弱地问一下, 在实际电路中的情况...
: 谢谢.
K*a
20 楼
原来是你？
【在 m**y 的大作中提到】
: 你还耿耿于怀啊！
【在 m**y 的大作中提到】
: 你还耿耿于怀啊！
ET
21 楼
问个简单问题，
single-ended nmos amplifer, 如果是current 用来biasing,
增加这个current, gain 增加还是减少？（saturation region)
这玩意，output resistance 用1/(lammda*Id)来看是减少的
gm=sqrt(kn(w/L)Id)是增加的，最后的增加还是减少难道不是还要看具体值？
【在 c****s 的大作中提到】
: vdd多一些吧，除非像input diff pair这种对body effect比较敏感的地方
: 还有一个很实际的问题是面积
: 如果pmos都有自己的well整体就会肥大很多
single-ended nmos amplifer, 如果是current 用来biasing,
增加这个current, gain 增加还是减少？（saturation region)
这玩意，output resistance 用1/(lammda*Id)来看是减少的
gm=sqrt(kn(w/L)Id)是增加的，最后的增加还是减少难道不是还要看具体值？
【在 c****s 的大作中提到】
: vdd多一些吧，除非像input diff pair这种对body effect比较敏感的地方
: 还有一个很实际的问题是面积
: 如果pmos都有自己的well整体就会肥大很多
m*y
22 楼
是我什么
【在 K*a 的大作中提到】
: 原来是你？
【在 K*a 的大作中提到】
: 原来是你？
x*g
23 楼
gain减小呀
【在 ET 的大作中提到】
: 问个简单问题，
: single-ended nmos amplifer, 如果是current 用来biasing,
: 增加这个current, gain 增加还是减少？（saturation region)
: 这玩意，output resistance 用1/(lammda*Id)来看是减少的
: gm=sqrt(kn(w/L)Id)是增加的，最后的增加还是减少难道不是还要看具体值？
【在 ET 的大作中提到】
: 问个简单问题，
: single-ended nmos amplifer, 如果是current 用来biasing,
: 增加这个current, gain 增加还是减少？（saturation region)
: 这玩意，output resistance 用1/(lammda*Id)来看是减少的
: gm=sqrt(kn(w/L)Id)是增加的，最后的增加还是减少难道不是还要看具体值？
K*a
24 楼
你是不正常名媛？
【在 m**y 的大作中提到】
: 是我什么
【在 m**y 的大作中提到】
: 是我什么
x*g
25 楼
嗯，独立的nwell很费面积
【在 c****s 的大作中提到】
: vdd多一些吧，除非像input diff pair这种对body effect比较敏感的地方
: 还有一个很实际的问题是面积
: 如果pmos都有自己的well整体就会肥大很多
【在 c****s 的大作中提到】
: vdd多一些吧，除非像input diff pair这种对body effect比较敏感的地方
: 还有一个很实际的问题是面积
: 如果pmos都有自己的well整体就会肥大很多
m*y
26 楼
嗯，我应该是非名媛
【在 K*a 的大作中提到】
: 你是不正常名媛？
【在 K*a 的大作中提到】
: 你是不正常名媛？
ET
27 楼
你来run个simulation证实下。。
【在 x****g 的大作中提到】
: gain减小呀
【在 x****g 的大作中提到】
: gain减小呀
K*a
28 楼
有很多是非？
【在 m**y 的大作中提到】
: 嗯，我应该是非名媛
【在 m**y 的大作中提到】
: 嗯，我应该是非名媛
c*s
29 楼
我们的一般经验是gain随电流增加而稍减
【在 ET 的大作中提到】
: 问个简单问题，
: single-ended nmos amplifer, 如果是current 用来biasing,
: 增加这个current, gain 增加还是减少？（saturation region)
: 这玩意，output resistance 用1/(lammda*Id)来看是减少的
: gm=sqrt(kn(w/L)Id)是增加的，最后的增加还是减少难道不是还要看具体值？
【在 ET 的大作中提到】
: 问个简单问题，
: single-ended nmos amplifer, 如果是current 用来biasing,
: 增加这个current, gain 增加还是减少？（saturation region)
: 这玩意，output resistance 用1/(lammda*Id)来看是减少的
: gm=sqrt(kn(w/L)Id)是增加的，最后的增加还是减少难道不是还要看具体值？
Y*e
30 楼
好棒的茶馆
ET
31 楼
从sqrt 和1/Id这个关系来说，可能sqrt增加的比1/id应该减少的慢点。
我run了一组simulation, 90nm technology node, .ac出来的结果没啥变化。 如果就
是run .dc, 看各个ibias下的gds & gm, 用gm/gds除出来的结果是随着ibias的增加，g
m/gds这个值是增加的。
我的实验是gate voltage是被force在某个>vth的值。
ibias的变化让这个transistor从linear region到saturation region
【在 c****s 的大作中提到】
: 我们的一般经验是gain随电流增加而稍减
我run了一组simulation, 90nm technology node, .ac出来的结果没啥变化。 如果就
是run .dc, 看各个ibias下的gds & gm, 用gm/gds除出来的结果是随着ibias的增加，g
m/gds这个值是增加的。
我的实验是gate voltage是被force在某个>vth的值。
ibias的变化让这个transistor从linear region到saturation region
【在 c****s 的大作中提到】
: 我们的一般经验是gain随电流增加而稍减
w*d
32 楼
。。。。。。。。。。
【在 Y*********e 的大作中提到】
: 好棒的茶馆
【在 Y*********e 的大作中提到】
: 好棒的茶馆
l*i
33 楼
I=k(vgs-vth)^2(1+lambda vds)
一般情况下，比如差分输入的OTA里面，虽然输入管的Vg是给定偏置，但是source端一
般是接在一个电流镜的drain，所以随着电流变化，vgs是会变的，而且电流变化主要是
由于vgs的变化。所以在W/L不变的情况下电流变大，vgs-vth会变大，vds怎么变不是很
确定，但是rds肯定是会变小的，而且变小速度比gm增大要快。所以增益会变小。
你做的simulation里面，vgs-vth是定值，所以电流变大必然是vds变大。求导可以得到
gm=2k(vgs-vth)(1+lambda vds)，是随电流变大而变大的；gds=k lambda(vgs-vth)^2
，vgs-vth不变时是不变的，所以gm/gds会变大。
，g
【在 ET 的大作中提到】
: 从sqrt 和1/Id这个关系来说，可能sqrt增加的比1/id应该减少的慢点。
: 我run了一组simulation, 90nm technology node, .ac出来的结果没啥变化。 如果就
: 是run .dc, 看各个ibias下的gds & gm, 用gm/gds除出来的结果是随着ibias的增加，g
: m/gds这个值是增加的。
: 我的实验是gate voltage是被force在某个>vth的值。
: ibias的变化让这个transistor从linear region到saturation region
一般情况下，比如差分输入的OTA里面，虽然输入管的Vg是给定偏置，但是source端一
般是接在一个电流镜的drain，所以随着电流变化，vgs是会变的，而且电流变化主要是
由于vgs的变化。所以在W/L不变的情况下电流变大，vgs-vth会变大，vds怎么变不是很
确定，但是rds肯定是会变小的，而且变小速度比gm增大要快。所以增益会变小。
你做的simulation里面，vgs-vth是定值，所以电流变大必然是vds变大。求导可以得到
gm=2k(vgs-vth)(1+lambda vds)，是随电流变大而变大的；gds=k lambda(vgs-vth)^2
，vgs-vth不变时是不变的，所以gm/gds会变大。
，g
【在 ET 的大作中提到】
: 从sqrt 和1/Id这个关系来说，可能sqrt增加的比1/id应该减少的慢点。
: 我run了一组simulation, 90nm technology node, .ac出来的结果没啥变化。 如果就
: 是run .dc, 看各个ibias下的gds & gm, 用gm/gds除出来的结果是随着ibias的增加，g
: m/gds这个值是增加的。
: 我的实验是gate voltage是被force在某个>vth的值。
: ibias的变化让这个transistor从linear region到saturation region
Y*e
34 楼
啊，这样不行？
【在 w********d 的大作中提到】
: 。。。。。。。。。。
【在 w********d 的大作中提到】
: 。。。。。。。。。。
q*n
35 楼
谢谢各位指点.
2
【在 l*****i 的大作中提到】
: I=k(vgs-vth)^2(1+lambda vds)
: 一般情况下，比如差分输入的OTA里面，虽然输入管的Vg是给定偏置，但是source端一
: 般是接在一个电流镜的drain，所以随着电流变化，vgs是会变的，而且电流变化主要是
: 由于vgs的变化。所以在W/L不变的情况下电流变大，vgs-vth会变大，vds怎么变不是很
: 确定，但是rds肯定是会变小的，而且变小速度比gm增大要快。所以增益会变小。
: 你做的simulation里面，vgs-vth是定值，所以电流变大必然是vds变大。求导可以得到
: gm=2k(vgs-vth)(1+lambda vds)，是随电流变大而变大的；gds=k lambda(vgs-vth)^2
: ，vgs-vth不变时是不变的，所以gm/gds会变大。
:
: ，g
2
【在 l*****i 的大作中提到】
: I=k(vgs-vth)^2(1+lambda vds)
: 一般情况下，比如差分输入的OTA里面，虽然输入管的Vg是给定偏置，但是source端一
: 般是接在一个电流镜的drain，所以随着电流变化，vgs是会变的，而且电流变化主要是
: 由于vgs的变化。所以在W/L不变的情况下电流变大，vgs-vth会变大，vds怎么变不是很
: 确定，但是rds肯定是会变小的，而且变小速度比gm增大要快。所以增益会变小。
: 你做的simulation里面，vgs-vth是定值，所以电流变大必然是vds变大。求导可以得到
: gm=2k(vgs-vth)(1+lambda vds)，是随电流变大而变大的；gds=k lambda(vgs-vth)^2
: ，vgs-vth不变时是不变的，所以gm/gds会变大。
:
: ，g
K*a
36 楼
得到包子信息了？
【在 Y*********e 的大作中提到】
: 啊，这样不行？
【在 Y*********e 的大作中提到】
: 啊，这样不行？
ET
37 楼
对于第一个，我也想到过了。
我关心的，不会在某个区域，gm的变化比gds的变化快？如果考虑从subthrehold regio
n all the way 到strong inversion.
第2， 对于n transistor differentinal input ota with ideal current source bia
sing, Vs 会变小导致vgs变大也能理解。
那么如果是single ended nmos with drain ideal current source呢？
就如你写出来的公式里，能让drain current在这时候增加，vds只能增加这样算出来的
gain是增加的。
2
【在 l*****i 的大作中提到】
: I=k(vgs-vth)^2(1+lambda vds)
: 一般情况下，比如差分输入的OTA里面，虽然输入管的Vg是给定偏置，但是source端一
: 般是接在一个电流镜的drain，所以随着电流变化，vgs是会变的，而且电流变化主要是
: 由于vgs的变化。所以在W/L不变的情况下电流变大，vgs-vth会变大，vds怎么变不是很
: 确定，但是rds肯定是会变小的，而且变小速度比gm增大要快。所以增益会变小。
: 你做的simulation里面，vgs-vth是定值，所以电流变大必然是vds变大。求导可以得到
: gm=2k(vgs-vth)(1+lambda vds)，是随电流变大而变大的；gds=k lambda(vgs-vth)^2
: ，vgs-vth不变时是不变的，所以gm/gds会变大。
:
: ，g
我关心的，不会在某个区域，gm的变化比gds的变化快？如果考虑从subthrehold regio
n all the way 到strong inversion.
第2， 对于n transistor differentinal input ota with ideal current source bia
sing, Vs 会变小导致vgs变大也能理解。
那么如果是single ended nmos with drain ideal current source呢？
就如你写出来的公式里，能让drain current在这时候增加，vds只能增加这样算出来的
gain是增加的。
2
【在 l*****i 的大作中提到】
: I=k(vgs-vth)^2(1+lambda vds)
: 一般情况下，比如差分输入的OTA里面，虽然输入管的Vg是给定偏置，但是source端一
: 般是接在一个电流镜的drain，所以随着电流变化，vgs是会变的，而且电流变化主要是
: 由于vgs的变化。所以在W/L不变的情况下电流变大，vgs-vth会变大，vds怎么变不是很
: 确定，但是rds肯定是会变小的，而且变小速度比gm增大要快。所以增益会变小。
: 你做的simulation里面，vgs-vth是定值，所以电流变大必然是vds变大。求导可以得到
: gm=2k(vgs-vth)(1+lambda vds)，是随电流变大而变大的；gds=k lambda(vgs-vth)^2
: ，vgs-vth不变时是不变的，所以gm/gds会变大。
:
: ，g
w*d
38 楼
好吧
可以
【在 Y*********e 的大作中提到】
: 啊，这样不行？
可以
【在 Y*********e 的大作中提到】
: 啊，这样不行？
l*i
39 楼
第一个的话rds在subthreshold region的公式我不是很清楚，所以我也不能说一定会怎
么变
第二个问题我想如果真的是ideal current source load而且vgs给定的话确实应该是
current变大增益变大
regio
bia
【在 ET 的大作中提到】
: 对于第一个，我也想到过了。
: 我关心的，不会在某个区域，gm的变化比gds的变化快？如果考虑从subthrehold regio
: n all the way 到strong inversion.
: 第2， 对于n transistor differentinal input ota with ideal current source bia
: sing, Vs 会变小导致vgs变大也能理解。
: 那么如果是single ended nmos with drain ideal current source呢？
: 就如你写出来的公式里，能让drain current在这时候增加，vds只能增加这样算出来的
: gain是增加的。
:
: 2
么变
第二个问题我想如果真的是ideal current source load而且vgs给定的话确实应该是
current变大增益变大
regio
bia
【在 ET 的大作中提到】
: 对于第一个，我也想到过了。
: 我关心的，不会在某个区域，gm的变化比gds的变化快？如果考虑从subthrehold regio
: n all the way 到strong inversion.
: 第2， 对于n transistor differentinal input ota with ideal current source bia
: sing, Vs 会变小导致vgs变大也能理解。
: 那么如果是single ended nmos with drain ideal current source呢？
: 就如你写出来的公式里，能让drain current在这时候增加，vds只能增加这样算出来的
: gain是增加的。
:
: 2
Y*e
40 楼
恩，感情深啊
【在 K*a 的大作中提到】
: 得到包子信息了？
【在 K*a 的大作中提到】
: 得到包子信息了？
ET
41 楼
这题目本身来说挺没劲的。
我都不信谁会用增加current的办法来调节gain; 在设计中，gain是spec的一部分，被指
定了，current是通过gain, bw， slew rate啥的被计算出的。
【在 l*****i 的大作中提到】
: 第一个的话rds在subthreshold region的公式我不是很清楚，所以我也不能说一定会怎
: 么变
: 第二个问题我想如果真的是ideal current source load而且vgs给定的话确实应该是
: current变大增益变大
:
: regio
: bia
我都不信谁会用增加current的办法来调节gain; 在设计中，gain是spec的一部分，被指
定了，current是通过gain, bw， slew rate啥的被计算出的。
【在 l*****i 的大作中提到】
: 第一个的话rds在subthreshold region的公式我不是很清楚，所以我也不能说一定会怎
: 么变
: 第二个问题我想如果真的是ideal current source load而且vgs给定的话确实应该是
: current变大增益变大
:
: regio
: bia
Y*e
42 楼
:)
【在 w********d 的大作中提到】
: 好吧
: 可以
【在 w********d 的大作中提到】
: 好吧
: 可以
l*i
43 楼
是的，但是我觉得想想此类题目还是蛮好的，我刚开始接触analog的时候发现gain小了
都不知道该如何调参数。。。
被指
【在 ET 的大作中提到】
: 这题目本身来说挺没劲的。
: 我都不信谁会用增加current的办法来调节gain; 在设计中，gain是spec的一部分，被指
: 定了，current是通过gain, bw， slew rate啥的被计算出的。
都不知道该如何调参数。。。
被指
【在 ET 的大作中提到】
: 这题目本身来说挺没劲的。
: 我都不信谁会用增加current的办法来调节gain; 在设计中，gain是spec的一部分，被指
: 定了，current是通过gain, bw， slew rate啥的被计算出的。
a*y
44 楼
吃
【在 K*a 的大作中提到】
: 把dreamer正常的名媛，网络一尽。
【在 K*a 的大作中提到】
: 把dreamer正常的名媛，网络一尽。
ET
45 楼
0. length
1.cascode
2.2nd stage
3. gain boosting
除了第一个，后面3个办法都是通过改topology的办法。。
【在 l*****i 的大作中提到】
: 是的，但是我觉得想想此类题目还是蛮好的，我刚开始接触analog的时候发现gain小了
: 都不知道该如何调参数。。。
:
: 被指
1.cascode
2.2nd stage
3. gain boosting
除了第一个，后面3个办法都是通过改topology的办法。。
【在 l*****i 的大作中提到】
: 是的，但是我觉得想想此类题目还是蛮好的，我刚开始接触analog的时候发现gain小了
: 都不知道该如何调参数。。。
:
: 被指
w*l
46 楼
就知道吃
【在 a*****y 的大作中提到】
: 吃
【在 a*****y 的大作中提到】
: 吃
l*i
47 楼
是呀，还有一些像current starving之类的方法，其实最简单的还是增加length了，像
gain boosting之类的做起来很麻烦
【在 ET 的大作中提到】
: 0. length
: 1.cascode
: 2.2nd stage
: 3. gain boosting
: 除了第一个，后面3个办法都是通过改topology的办法。。
gain boosting之类的做起来很麻烦
【在 ET 的大作中提到】
: 0. length
: 1.cascode
: 2.2nd stage
: 3. gain boosting
: 除了第一个，后面3个办法都是通过改topology的办法。。
d*e
48 楼
又吃不到,说说都不行么
【在 w*********l 的大作中提到】
: 就知道吃
【在 w*********l 的大作中提到】
: 就知道吃
ET
49 楼
增加length有啥缺点？
我能想到的就是没用到device scaling带来的便利。不过对analog,scaling带来的好处
本来就有限。
gain-boosting除了设计麻烦（设计辅助amplifier和biasing),最大的问题还是setting
time,在需要很大gain, 比较大的output swing的时候，还是很有优势的。特别是那些
低于90nm的technology node.
【在 l*****i 的大作中提到】
: 是呀，还有一些像current starving之类的方法，其实最简单的还是增加length了，像
: gain boosting之类的做起来很麻烦
我能想到的就是没用到device scaling带来的便利。不过对analog,scaling带来的好处
本来就有限。
gain-boosting除了设计麻烦（设计辅助amplifier和biasing),最大的问题还是setting
time,在需要很大gain, 比较大的output swing的时候，还是很有优势的。特别是那些
低于90nm的technology node.
【在 l*****i 的大作中提到】
: 是呀，还有一些像current starving之类的方法，其实最简单的还是增加length了，像
: gain boosting之类的做起来很麻烦
f*r
50 楼
如果是SOI的话那body是浮动的吧
如果是bulk的话可能连到reference voltage... 这样可以利用adaptive voltage来提
高电路速度(我从数字电路的角度来说)
如果是bulk的话可能连到reference voltage... 这样可以利用adaptive voltage来提
高电路速度(我从数字电路的角度来说)
l*i
51 楼
parasitic cap.
setting
【在 ET 的大作中提到】
: 增加length有啥缺点？
: 我能想到的就是没用到device scaling带来的便利。不过对analog,scaling带来的好处
: 本来就有限。
: gain-boosting除了设计麻烦（设计辅助amplifier和biasing),最大的问题还是setting
: time,在需要很大gain, 比较大的output swing的时候，还是很有优势的。特别是那些
: 低于90nm的technology node.
setting
【在 ET 的大作中提到】
: 增加length有啥缺点？
: 我能想到的就是没用到device scaling带来的便利。不过对analog,scaling带来的好处
: 本来就有限。
: gain-boosting除了设计麻烦（设计辅助amplifier和biasing),最大的问题还是setting
: time,在需要很大gain, 比较大的output swing的时候，还是很有优势的。特别是那些
: 低于90nm的technology node.
h*e
52 楼
实际应用多接vdd，否则小心over/under shoot latch up
【在 q*******n 的大作中提到】
: 弱弱地问一下, 在实际电路中的情况...
: 谢谢.
【在 q*******n 的大作中提到】
: 弱弱地问一下, 在实际电路中的情况...
: 谢谢.
h*t
53 楼
nwell process, pmos 作为放大器输入极通常 bulk 接source, 消除body effect mismatching 对 共模抑制比的影响。
其他情况下，接VDD, 只要是为了减小layout area。
其他情况下，接VDD, 只要是为了减小layout area。
相关阅读
低价甩卖家具电器等日常用品，什么都有哦~~~~全部低价哦到了onsite概率大吗Synopsys R&D positions in MA (转载)Fresh master graduate 恳求analog design entry level的工作内推求控制方向审稿半导体的AMBA股价这几年很好offer真诚求比较哈佛大学的新型平面光学将使镜头将变得更小更好HDL Verifier intern position at MathWorks才发现美帝的ECE纷纷改成ECEE了求Optics/Photonics方向的审稿机会请问IEEE conf paper 是先发出接受的通知还是先发出拒绝的通知网页实时点击分布地图EE本科联系了一个CS的老师，但是学校不是很好，要不要申MRVL 盈利预警真诚求审稿机会（生物医学图像处理方面） (转载)求指点，NIST（科罗拉多）做博后请问EMC-DSSD这家公司怎么样？有老师还招 EE 专业的PhD吗？北美电子工程交流群