Redian新闻
>
请教大家:高速AD在测试的时候需要进行阻抗匹配吗?
avatar
请教大家:高速AD在测试的时候需要进行阻抗匹配吗?# EE - 电子工程
l*i
1
FLASH AD,输入信号频率大约在1G左右,似乎许多文献都没有提到输入阻抗匹配的问题
,可是信号频率还是挺高的,所以有些疑惑。另外,如果是测高速DA,那是否也需要匹
配呢?谢谢!
avatar
ET
2
不需要吧。
需要的话,什么和什么匹配呢?

【在 l*****i 的大作中提到】
: FLASH AD,输入信号频率大约在1G左右,似乎许多文献都没有提到输入阻抗匹配的问题
: ,可是信号频率还是挺高的,所以有些疑惑。另外,如果是测高速DA,那是否也需要匹
: 配呢?谢谢!

avatar
k*f
3
只是电压信号 信号源内阻比较小就可以了吧
avatar
z*n
4
这个跟高速低速有何关系?
flash AD里面是resistor ladder,对频率没有选择吧?

【在 l*****i 的大作中提到】
: FLASH AD,输入信号频率大约在1G左右,似乎许多文献都没有提到输入阻抗匹配的问题
: ,可是信号频率还是挺高的,所以有些疑惑。另外,如果是测高速DA,那是否也需要匹
: 配呢?谢谢!

相关阅读
logo
联系我们隐私协议©2024 redian.news
Redian新闻
Redian.news刊载任何文章,不代表同意其说法或描述,仅为提供更多信息,也不构成任何建议。文章信息的合法性及真实性由其作者负责,与Redian.news及其运营公司无关。欢迎投稿,如发现稿件侵权,或作者不愿在本网发表文章,请版权拥有者通知本网处理。