Ratio of PMOS and NMOS in the inverter? - 未名空间MITBBS历史存档

国际科技财经博客移民网络热点娱乐民生时事公众号

Redian新闻

>未名空间

>EE - 电子工程

Ratio of PMOS and NMOS in the inverter?

Ratio of PMOS and NMOS in the inverter?# EE - 电子工程

j*i2011-10-07 07:10

1 楼

【以下文字转载自 Visa 讨论区】
发信人: jameslili (jamesli), 信区: Visa
标题: 美国签证DS160表照片upload总是通不过，怎么办？
发信站: BBS 未名空间站 (Sun May 9 11:39:54 2010, 美东)
我上传ds160的照片总是通不过，不管我怎么改。
我的照片是美国店照的标准2英寸照片扫描的。每次都报错head size or relative
location不对.
请问有什么其他办法吗？比方说打印出来贴照片上去？多谢了。

s*n2011-10-07 07:10

2 楼

turbotax efiling rejected.
以前都是1040NR-EZ,头一次用efiling. 说AGI不对，给IRS打电话，说是0，填0，继续
被reject，不知道怎么办。
是不是只能paper filing?
谢谢

m*c2011-10-07 07:10

3 楼

design inverter，width of pmos = 2~3 nmos due to mobility reason, (un=2~3up)
，then both on-resistances are the same, thus rising and falling time the
same, and then?
1 then? Why rise and fall time should be the same?
2 noise margin?
3 design for analog or digital are the same request?

w*y2011-10-07 07:10

4 楼

再拍。。。

【在 j*******i 的大作中提到】

: 【以下文字转载自 Visa 讨论区】
: 发信人: jameslili (jamesli), 信区: Visa
: 标题: 美国签证DS160表照片upload总是通不过，怎么办？
: 发信站: BBS 未名空间站 (Sun May 9 11:39:54 2010, 美东)
: 我上传ds160的照片总是通不过，不管我怎么改。
: 我的照片是美国店照的标准2英寸照片扫描的。每次都报错head size or relative
: location不对.
: 请问有什么其他办法吗？比方说打印出来贴照片上去？多谢了。

f*32011-10-07 07:10

5 楼

上升下降时间相同是对普通电路而言，如果你有特殊的要求，例如缩短上升时间，当然
可以更改晶体管比例，这不是定死的。

y*62011-10-07 07:10

6 楼

copy and paste on paint.
and edit the size and save as pdf.
you will see size smaller.

【在 j*******i 的大作中提到】

p*a2011-10-07 07:10

7 楼

digital的经典面试题...
不过我记得以前的课件里说过，ADC里上下沿不对称会导致2nd order harmonic，虽然
不知道为什么，同求解~

b*r2011-10-07 07:10

8 楼

inverter中width ratio是由switching point决定的吧，
也就是一般情况希望在输入为Vdd/2时，输出也为一半
此时经过pmos和nmos电流相同
beta_n/2*(Vsp-Vthn)^2=beta_p/2*(Vdd-Vsp-Vthp)^2;
Vsp = Vdd/2;
设Kpn=3Kpp,得Wp=3Wn
如果switching point不在中点，比如过高4/5Vdd，如果信号在Vdd，刚下降Vdd/5，
inverter已经工作，如果信号在GND，要让输入到达4/5Vdd，inverter才工作
baker的书有很好解释

3up)

【在 m**c 的大作中提到】

: design inverter，width of pmos = 2~3 nmos due to mobility reason, (un=2~3up)
: ，then both on-resistances are the same, thus rising and falling time the
: same, and then?
: 1 then? Why rise and fall time should be the same?
: 2 noise margin?
: 3 design for analog or digital are the same request?

M*y2011-10-07 07:10

9 楼

baker的书？具体是哪一本？最近也在准备这方面的知识面试。

【在 b****r 的大作中提到】

: inverter中width ratio是由switching point决定的吧，
: 也就是一般情况希望在输入为Vdd/2时，输出也为一半
: 此时经过pmos和nmos电流相同
: beta_n/2*(Vsp-Vthn)^2=beta_p/2*(Vdd-Vsp-Vthp)^2;
: Vsp = Vdd/2;
: 设Kpn=3Kpp,得Wp=3Wn
: 如果switching point不在中点，比如过高4/5Vdd，如果信号在Vdd，刚下降Vdd/5，
: inverter已经工作，如果信号在GND，要让输入到达4/5Vdd，inverter才工作
: baker的书有很好解释
:

b*r2011-10-07 07:10

10 楼

CMOS Circuit Design, Layout, and Simulation
有一章从analog的角度讲逻辑电路
可以买一本第二版的，比最新版少最后两章
我买了本几乎全新的，加运费不到十刀
祝好运

【在 M****y 的大作中提到】

:
: baker的书？具体是哪一本？最近也在准备这方面的知识面试。