logo
Redian新闻
>未名空间
>EE - 电子工程
>
请问做VERILOG/VHDL Simulation 的时候能否调用C/C++ function?
avatar
请问做VERILOG/VHDL Simulation 的时候能否调用C/C++ function?# EE - 电子工程
p*r
1 楼
要用VERILOG SIMULATE, 主要看看TIMING 够不够.
但又需要一些C/C+ 或MATLAB的FUNCTION SIMULATION.
如果能调用C 的话, 怎么调.
比如MENTOR GRAPHICS 的MODEL SIM
多谢了.
avatar
p*r
2 楼
Or C/C++ call the verilog simulator.
Thanks a lot,
-Li, Qiang
avatar
m*g
3 楼
synopsys有工具VCS通过pli调用C,对电路仿真
avatar
p*r
4 楼
PLI 调用的效率怎么样, 使用方便吗?
avatar
m*g
5 楼
PLI 调用的效率怎么样---这个不是很明白
使用方便吗-------不难，pli本身建立很简单，调用就和testbench里调函数一样，用$
就可以了
相关阅读
Hiring for VLSI design positions in Orange County, CA如何发表一篇大部分内容已在IEEE CONFERENCE 上发表过的文章请问有人做传统信号处理的吗！！求教一道题目请问工资现在做SERDES还有前途吗？DSSS是不是对multipath mitigation效果一般Antenna design "active gain" vs "passive gain"DC7.4V 820mAh 电池板 可不可以代替 DC7.2V，700mAh包子求文献－5，Wireless Algorithms, Systems, and Applications， Springer新建了北美EE/ECE/EECS交流群，请版主置顶搞signal processing，數學不好怎麼破啊？BSSD 国内同学又layout了一个小产品Intel的grade 8是什么level? Staff or Sr? (转载)大家的export license都需要办理多久啊Broadcom工作也需要Export License么？Marvell is done?当下可再生能源和微网的领域，研究重点是？有没有正在找analog design工作的朋友，私下交流下经验?紧急选校求助，TAMU and ASUanalog power supply问题
logo
联系我们隐私协议©2024 redian.news
Redian新闻
Redian.news刊载任何文章，不代表同意其说法或描述，仅为提供更多信息，也不构成任何建议。文章信息的合法性及真实性由其作者负责，与Redian.news及其运营公司无关。欢迎投稿，如发现稿件侵权，或作者不愿在本网发表文章，请版权拥有者通知本网处理。