请教大家:高速AD在测试的时候需要进行阻抗匹配吗?# EE - 电子工程l*i2010-05-06 07:051 楼FLASH AD,输入信号频率大约在1G左右,似乎许多文献都没有提到输入阻抗匹配的问题,可是信号频率还是挺高的,所以有些疑惑。另外,如果是测高速DA,那是否也需要匹配呢?谢谢!
ET2010-05-06 07:052 楼不需要吧。需要的话,什么和什么匹配呢?【在 l*****i 的大作中提到】: FLASH AD,输入信号频率大约在1G左右,似乎许多文献都没有提到输入阻抗匹配的问题: ,可是信号频率还是挺高的,所以有些疑惑。另外,如果是测高速DA,那是否也需要匹: 配呢?谢谢!
z*n2010-05-06 07:054 楼这个跟高速低速有何关系?flash AD里面是resistor ladder,对频率没有选择吧?【在 l*****i 的大作中提到】: FLASH AD,输入信号频率大约在1G左右,似乎许多文献都没有提到输入阻抗匹配的问题: ,可是信号频率还是挺高的,所以有些疑惑。另外,如果是测高速DA,那是否也需要匹: 配呢?谢谢!