3nm竞争进入白热化

台积电作为全球晶圆代工的龙头企业，前不久凭借着第三季度6131 亿新台币的销售额，有望取代三星、Intel，成为真正的全球半导体一哥，但其3nm芯片却至今仍未正式量产，甚至有韩媒报道称台积电3nm量产时程延后三个月，原因在于在最近的电话会议中，台积电表示3nm芯片将于今年第四季度开始量产，与此前台媒报道的台积电将在 9 月底左右开始量产，相比晚了3个月。对此，台媒经济日报在《驳韩媒...3纳米Q4量产》一文中表示，业界人士指出，韩媒之所以用“再度延后”的字眼，应与台积电最初表示的“3纳米预计2022年下半年量产”的说法有关，韩媒可能认为“2022年下半年”指的是“7月”，殊不知第4季也落在下半年的区间，因此台积电3纳米并无所谓延后量产的问题。

虽然闹出了“量产延期”的乌龙，但是并没有影响台积电3nm迈入冲刺阶段。台积电已经明确表明，其3nm具有高良率，并且客户的N3需求已经超过了台积电的供应能力，部分来自机台交付问题。

图源：工商时报

此外，台积电还预计在 2023 年N3将达到全面利用，相较N5在2020 年量产第一年营收贡献，预期 N3 在2023年营收贡献更高，而台积电整体营收基础较 2020 年更庞大，N3制程预期更是将占明年晶圆营收的4％～6％。

N3是台积电第一代3nm技术，此前由于台积电在2022年技术研讨会上极少透露N3相关消息，再加上有博主称由于成本太高，台积电内部以及苹果都决定放弃N3工艺，让人一度认为N3节点将成为“弃子”。不过，从目前来看，N3依旧是台积电重点关注的工艺节点。

而被视为会成为台积电3nm主流工艺的N3E节点更是在近期传出了流片的好消息。10月24日，Alphawave IP宣布其首款采用台积电最先进 N3E 工艺的测试芯片成功流片。N3E 作为台积电3nm家族的延伸，有着更好的效能、功耗和良率，基于N3E，台积电还衍生出了N3P、N3X、N3S 和 N3RF四个变体。台积电方面透露，N3E 技术开发进度较计划提前，预计2023下半年量产。

图源：台积电

除此之外，台积电在资本支出和人员布局方面也体现了对3nm的重视。例如，面对前景不明朗的未来，台积电虽然选择了缩减资本开支，从年初的440亿美元缩减至360亿美元，但主要是延后7nm扩产，3nm新产能建置及量产时程仍维持原本规划。包括台积电魏哲家内部信，虽然鼓励员工多休息，但也明确指出不包括量产在即的3nm，以及3nm以下的研发制程相关人员。由此可见，对于3nm，台积电已经迈入了冲刺阶段。

整体上来看，台积电对3nm的未来十分看好，并指出尽管库存调整仍持续，N3和N3E皆有许多客户参与，量产第一年和第二年的产品设计定案数量将是N5的二倍以上。随着3nm产能在明年逐季开出，包括苹果、英特尔、高通等大客户亦会导入量产，将成为台积电2023年营收较今年成长的主要动能。据《彭博》科技报道，苹果新款的M2芯片处理器更是有可能独占台积电3nm代工的大订单。

三星和台积电在先进制程领域，已经你追我赶十几年，台积电作为晶圆代工的开山鼻祖，自成立以来就一直占据着半壁江山，不得不承认，同一代制程技术，三星和台积电之间确实存在明显的性能差距，三星想要追赶甚至实现反超，并不容易。在2015年的时候，三星曾凭借着14nm夺得了一部分的苹果订单，但那次的弯道超车非但没有让三星代工更上一层，反而陷入了性能风波，并因此彻底失去了苹果的代工订单。

而今年3nm的率先量产是三星的又一次反超，消息显示，三星3nm GAA芯片在6月30日实现投产，并于7月25日正式出货。与 5nm芯片相比，三星3nm芯片功耗降低了45%，性能提高了23%，面积减少了16%。三星承诺在GAA技术的帮助下能够大幅提高芯片能效，如果此次三星3nm的性能和良率能够达到令人满意的成绩，那么三星就可以打出一场漂亮的翻身仗，其往后5nm、7nm的订单自然也会相应增加，对提高市占率有巨大帮助。

但台媒却一直对三星3nm持有怀疑态度，认为即便三星率先量产，也不会由此受惠。TrendForce 数据显示，三星 3nm制程采用 GAA 架构技术，客户多是中国企业，由于美国禁令的存在，限制了中国厂商使用 EDA 设计 GAA 架构技术芯片，当中国客户无法设计3nm GAA 架构芯片，才交给三星代工，代表三星3nm制程贡献有限。不过面对这些质疑，三星似乎毫不在意，《三星半导体，活力全开》一文可以看出，三星从设备材料、IC载板再到先进封装、晶圆厂扩建都全面发力，而近期三星又有了一系列激进布局。

首先就是，三星计划增加非存储芯片生产的外包，三星系统LSI事业部将智能手机AP（应用程序处理器）等最尖端芯片的生产委托给三星电子代工事业部，而显示器驱动芯片（DDI）、图像传感器等14nm以下传统工艺可生产的部门芯片委托给台积电、力机电、世界先进等代工厂，三星的思路是通过供应来源多元化来增强芯片采购的稳定性。

其次，三星电子还在探索在欧洲等地开发和运营新代工生产线的方案。分析人士认为，三星电子此举是为了探寻韩国平泽和美国泰勒等预定生产线之外的“第三工厂”而进行的中长期布局。三星证券在今年7月报告书中提出，有必要考虑在欧洲设立半导体代工厂。此外，三星还计划积极争取美国境内晶圆代工市场，除了在德州奥斯汀的工厂，目前也计划在邻近泰勒市兴建全新工厂，预计在2024年开始运作，以最新3nm制程技术提供代工量产资源。

三星之所以不遗余力地扩大其代工产能，是因为三星电子代工事业部总裁 Choi Si-young在日前活动中，明确表示了三星2027年的目标是将产能提高两倍以上。为此，三星推行了“壳牌优先”战略，即先建设无尘室，然后在市场需求出现时灵活运营。据了解，三星在韩国和美国已经经营了五家工厂，并获得了建造 10 多个晶圆厂的场地。

图源：三星

和台积电一样，三星也透露了第二代、甚至第三代的3nm技术进展，不仅GAA晶体管尺寸会更小，效率也会更高。其中，第二代3nm芯片（SF3）的晶体管将比第一代3nm小20%，预计2024年推出，三星更是计划通过SF3P+工艺进一步提升3nm晶体管制造技术，并在2025年开始量产2nm芯片。

英特尔自去年被Pat Gelsinger接掌以来，晶圆代工似乎成为了其发力的重点，为了恢复失去的先进制程领先地位，英特尔宣布了一系列大型投资，在美国、德国等地新建先进制程晶圆厂，并收购了以色列代工大厂Tower Semiconductor。

一直以来，英特尔都坚守摩尔定律，在第二届英特尔On技术创新峰会上，Pat Gelsinger表示，摩尔定律“活得很好”，从今天开始，我们渴望在一个封装中包含约1000亿个晶体管，到本世纪末，单个封装中的晶体管数量将达到一万亿个，英特尔正在按计划进行。

根据英特尔制程工艺路线图，英特尔Intel 7 正在生产并批量出货，Intel 4将采用EUV技术，预计2022年下半年投产，其晶体管的每瓦性能将提高约20%；而Intel 3 作为英特尔代工服务的重点，将提供I/O Fin和高密度单元，以及更多EUV的使用和更好的晶体管和互连，每瓦性能实现约18%的提升，预计2023年下半年投产。

图源：英特尔

为了更好地实现IDM 2.0，英特尔还宣布了由晶圆制造、封装、软件和chiplet生态系统四个主要部分组成全新芯片代工模式，发力“系统级代工”。英特尔甚至还推出了10亿美元的IFS创新基金，来扶持为代工生态系统构建点颠覆性技术的早期阶段的初创公司和成熟公司。

就在近期，英特尔还成立了晶圆代工新联盟——USMAG（美国军事、航空航天和政府）联盟，作为对其设计生态系统加速器计划的战略性补充，初始成员包括Cadence、Synopsys、Siemens Digital Industries Software、Intrinsix 和 Trusted Semiconductor Solutions等芯片巨头。就在今年2月，英特尔代工服务（IFS） 启动 了其加速器设计生态系统计划，以帮助代工厂客户将硅产品从构思到实施。

对于先进制程发展的新进度，英特尔明确表示Intel 18A 测试芯片正设计中，今年底前将试产，并强调先进制程进度顺利，甚至超乎预期，将在4年内推出5个先进制程世代。

3nm固然是如今的焦点，但是半导体产业发展至今，随着人们对芯片性能要求越来越高，晶体管数量越来越多，届时摩尔定律又该如何延续？台积电、三星、英特尔等芯片巨头为了能推动工艺制程向更先进方面迈进又做出了怎样的努力？

背面供电就是其中一项不得不提及的新技术，目前台积电、三星、英特尔都已确定在未来先进制程中使用这项技术。背面供电是指将芯片上的电源线转移到晶圆空置的背面，为晶体管层上方的信号路径腾出更多空间，能让更多晶体管挤入相同的硅片区域。Applied material称，“背面供电网络”将绕过芯片的12个或者更多布线层，以将电压降低多达7倍。

目前，英特尔已将其被称为“PowerVia”的背面供电技术列为三大制程工艺革新之一，作为业界首个全新的背面电能传输网络，PowerVia通过分离电源和信号，能更有效地使用金属层，提升性能；台积电将在更高版本的N2节点中使用背面供电技术；而据TheLec报道称，三星也计划将背面供电网络用于 2nm 制程工艺。

图源：TheLec

其次就是新的晶体管结构，目前在2nm制程方面，台积电、三星和英特尔都明确将采用GAA结构，其中台积电预计2nm将于2024年下半年进入风险性试产，2025年进入量产，厂区为竹科宝山二期的Fab 20超大型晶圆厂，规划共会兴建4座12英寸晶圆厂；三星则预计2025年开始生产2nm芯片，2027年开始大规模生产1.4nm芯片；英特尔的Intel 20A预计2024年上半年投产，通过RibbonFET（GAA）和PowerVia两项技术在每瓦性能上实现约15%的提升，并开启埃米时代。

此外，三星和IBM 在去年年底宣布新的垂直传输场效应晶体管 (VTFET)取得突破。这种新型晶体管允许垂直电流流动并能够在给定表面上放置更多晶体管，为晶体管创造了更多的接触点，以实现更大的能量流动和更少的浪费。与现有的 FinFET 晶体管相比，VTFET可以将芯片能量降低 85%，还能将FinFET芯片性能提高两倍。

还有一项就是先进封装技术。目前，3DFabric先进封装已经成为台积电瞄准的新领域，为了加速3D Fabric生态系统，台积电成立了3DFabric联盟，包括美光、三星、SK海力士在内，已有19家合作伙伴同意加入该联盟。依据台积电规划，2026年其先进封装产能与2018年相比将可望扩大20倍。

英特尔则在日前 2022 Intel Innovation 大会上展示了在可插拔式光电共封装解决方案上的突破。据悉，英特尔研究人员设计了一种坚固的、高良率的、玻璃材质的解决方案，通过一个可插拔的连接器简化了制造过程，降低了成本，为未来新的系统和芯片封装架构开启了全新可能。

三星Si-young Choi在也近日举行的三星晶圆代工论坛上表示，三星将加速2.5D/3D异构集成封装技术，以提供系统化的代工服务解决方案。据其介绍，三星采用微凸块连接的X-Cube 3D封装技术将在2024年做好大规模量产的准备，无凸块的X-Cube封装技术将在2026年问世。

另外就是二维材料。台积电工程师与台湾两所大学合作，将在今年的国际电子器件会议(IEDM)上报告世界上第一个由二维半导体材料制成的纳米片栅环晶体管。根据即将推出的 IEDM 计划的亮点，台积电已经展示在纳米片晶体管中使用过渡金属二硫属化物单层作为半导体通道的可能性。

此外，台积电还与台大、美国麻省理工学院合作研究发现二维材料结合“半金属铋（Bi）”能达极低电阻，接近量子极限，有助实现半导体1nm以下制程挑战。消息显示，台积电技术研究部门将铋（Bi）沉积制程进行优化，台大团队则运用氦离子束微影系统将元件通道成功缩小至纳米尺寸，终于获得突破性的研究成果。

由此可见，虽然2nm、1nm等先进制程已经是3年，甚至是5年之后的事情，但芯片巨头们早已开始提前研发新技术，虽然未来是谁取得领先地位对于现在的我们来说无法轻易预测，但可以确认的是，摩尔定律不会轻易地死去，即便往后的技术研发会越来越难，总有人会用新技术为之“续命”。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3205内容，欢迎关注。