英特尔发现2030 年实现万亿晶体管芯片的途径

英特尔宣布其研究人员预见到一种通过改进封装和厚度仅为三个原子的材料层使芯片密度提高 10 倍的方法。这可能为到 2030 年在芯片封装上放置一万亿个晶体管铺平道路。

英特尔展示了可以使摩尔定律走上正轨的进步。（图片来源：英特尔）

摩尔定律应该已经死了。芯片不应该变得更好，至少不会通过传统的制造进步。在晶体管发明 75 周年之际，这是一个令人沮丧的想法。早在 1965 年，英特尔名誉董事长戈登摩尔就预测，芯片上的元件或晶体管数量每隔几年就会翻一番。

该法律持续了几十年。芯片变得更快、更高效。芯片制造商缩小了芯片的尺寸，结果是好的。微型芯片中的电子行进距离更短。所以芯片变得更快了。更短的距离意味着芯片使用的材料更少，从而使其更便宜。因此，摩尔定律的稳步推进意味着芯片可以同时变得更快、更便宜，甚至更省电。

但摩尔定律确实依赖于杰出的人类工程师提出更好的芯片设计和持续的制造小型化。近年来，取得这些进展变得越来越困难。芯片设计符合物理定律。有了几个原子厚的原子层，就不可能再收缩了。因此，英伟达首席执行官黄仁勋最近表示，“摩尔定律已死。”

英特尔展示了它如何制造具有复杂互连封装的芯片。

这不是个好时机，因为我们正要开始构建元宇宙。摩尔定律对于满足世界永无止境的计算需求至关重要，因为激增的数据消费和对人工智能 (AI) 增长的推动带来了有史以来最大的需求加速。

在 Nvidia 首席执行官发表上述言论一周后，英特尔首席执行官帕特·基辛格 (Pat Gelsinger) 表示，摩尔定律仍然有效。这并不奇怪，因为他已经在美国的新芯片制造厂投资了数百亿美元。不过，他的研究人员在国际电子设备会议上支持他。英特尔明确表示，这些进步可能需要五到十年的时间。

在研究活动的论文中，英特尔描述了在未来十年内将摩尔定律保持在封装上一万亿个晶体管的轨道上的突破。英特尔元器件研究总监兼高级首席工程师 Paul Fischer 在新闻发布会上表示，在 IEDM 上，英特尔研究人员展示了 3D 封装技术的进步，密度提高了 10 倍。

“我们的使命是让我们的工艺技术选择更加丰富和完整，”他说。

这些包最近以创新的方式使用；英特尔的竞争对手 Advanced Micro Devices 宣布其最新的图形芯片有一个处理器芯片和六个内存芯片——所有这些芯片都连接在一个封装中。英特尔表示，它与政府实体、大学、行业研究人员和芯片设备公司合作。英特尔在 IEDM 活动等场所分享研究成果。

英特尔还推出了超越 RibbonFET 的新型二维晶体管材料，包括只有三个原子厚的超薄材料。它还描述了用于更高性能计算的能源效率和内存的新可能性；和量子计算的进步。

“自晶体管发明 75 年以来，推动摩尔定律的创新继续满足世界对计算的呈指数增长的需求，”英特尔组件研究和设计支持副总裁 Gary Patton 在一份声明中说。“在 IEDM 2022 上，英特尔展示了突破当前和未来障碍所需的前瞻性和具体研究进展，满足这种永无止境的需求，并在未来几年保持摩尔定律的活力。”

芯片电路之间的层厚度可以低至三个原子。

为纪念晶体管问世 75 周年，英特尔执行副总裁兼技术开发总经理 Ann Kelleher 将主持 IEDM 的全体会议。Kelleher 将概述持续行业创新的前进道路——围绕基于系统的战略凝聚生态系统，以满足世界对计算日益增长的需求，并更有效地创新以摩尔定律的步伐前进。

会议主题为“庆祝晶体管问世 75 周年！看看摩尔定律创新的演变，”于太平洋标准时间 12 月 5 日上午 9:45 举行。

为了取得所需的进步，英特尔采取了多管齐下的方法，即“在英特尔内部的影响力越来越大，影响力越来越大”，以跨越多个学科。

Fischer 说，英特尔必须在芯片材料、芯片制造设备、设计和封装方面取得进展。

他说：“3D 封装技术正在实现小芯片的无缝集成，”或封装中的多个芯片。“我们正在模糊硅结束和封装开始之间的界限。”

持续创新是摩尔定律的基石。在过去二十年中，个人电脑、图形处理器和数据中心的许多关键创新里程碑（包括应变硅、Hi-K 金属栅极和 FinFET）的持续功率、性能和成本改进都始于英特尔的组件研究小组。

进一步的研究，包括 RibbonFET 环栅 (GAA) 晶体管、PowerVia 背面功率传输技术以及 EMIB 和 Foveros Direct 等封装突破，都在今天的路线图上。

在 IEDM 2022 上，英特尔的组件研究小组表示正在开发新的 3D 混合键合封装技术，以实现小芯片的无缝集成；超薄二维材料，可将更多晶体管装入单个芯片；以及用于更高性能计算的能源效率和内存的新可能性。

英特尔预见到对计算能力的巨大需求。

研究人员已经确定了模糊封装和硅之间界限的新材料和新工艺。英特尔表示，它预计将从今天的芯片上数百亿个晶体管发展到一个封装上的万亿晶体管，其中可以包含很多芯片。

取得进步的一种方法是通过封装实现额外 10 倍的互连密度，从而形成准单片芯片。英特尔的材料创新还确定了实用的设计选择，这些选择可以使用仅三个原子厚的新型材料满足晶体管缩放的要求，从而使公司能够继续扩展到 RibbonFET 之外。

英特尔在 IEDM 2022 上展示的最新混合键合研究表明，与英特尔在 IEDM 2021 上的研究展示相比，功率和性能密度又提高了 10 倍。

持续的混合键合缩放到三纳米间距可实现与单片系统级芯片连接相似的互连密度和带宽。一纳米是十亿分之一米。

英特尔表示，它正在寻找超薄“2D”材料，以便将更多晶体管安装到单个芯片上。英特尔展示了一种环栅堆叠纳米片结构，它使用只有三个原子厚的薄二维通道，同时在室温下以低漏电流实现了双栅结构上晶体管近乎理想的开关。

这是堆叠 GAA 晶体管和超越硅的基本限制所需的两个关键突破。

研究人员还揭示了对二维材料的电接触拓扑结构的首次综合分析，这可以进一步为高性能和可扩展的晶体管通道铺平道路。

为了更有效地利用芯片面积，英特尔通过开发可垂直放置在晶体管上方的内存来重新定义缩放比例。英特尔率先展示了堆叠式铁电电容器，其性能与传统铁电沟槽电容器的性能相匹配，可用于在逻辑芯片上构建 FeRAM。

业界首创的器件级模型可捕获改进的铁电氧化铪器件的混合相和缺陷，标志着英特尔在支持行业工具开发新型存储器和铁电晶体管方面取得了重大进展。

英特尔通过多种方法找到了通往万亿晶体管芯片的道路。

英特尔正在为 300 毫米硅基 GaN 晶圆打造一条可行的道路，让世界离超越 5G 更近一步并解决能效挑战。英特尔在这一领域的突破表明，增益是行业标准 GaN 的 20 倍，并创下了高性能功率传输的行业记录。

英特尔正在超级节能技术方面取得突破，特别是不会忘记的晶体管，即使在电源关闭时也能保留数据。英特尔研究人员已经打破了阻碍该技术在室温下完全可行和运行的三个障碍中的两个。

英特尔继续在物理学中引入新概念，并在为量子计算提供更好的量子比特方面取得突破。英特尔研究人员致力于通过更好地了解各种可能作为影响量子数据的环境干扰的界面缺陷来寻找更好的方法来存储量子信息。

点击文末「阅读原文」，可查看英文链接。

推荐阅读