共封光学器件，还要多久？

联合封装光学器件 (CPO) 承诺带宽是可插拔连接的五倍，但新架构需要进行多项更改以适应不同的应用。

光互联论坛 (OIF) 最近发布了联合封装光学标准，这是光子行业处理当今更快的以太网接口以及未来增加的速度和功率要求的希望。Synopsys战略营销经理 Scott Durant 表示：“800Gbs 和 1.6Tbs 以太网可以利用这项技术以高效的方式在数据中心提供更快的以太网连接。”

该标准解决了一些基本问题，但从更高的抽象层次出发。“你有需要标准化的电气接口和光子接口，”参加该委员会的 OIF 成员、IBM 高级半导体封装高级顾问工程师 Alexander Janta-Polynesia 说。“你要使用什么样的连接器？你打算如何构建界面？你打算如何测试它？您将以什么样的电气速度接线？没有一个单一的标准出现，因为各种应用程序都有一些特定的挑战。它更像是 CPO 要求的模板，但它非常有用。”

CPO 是对架构的重新思考，以最大限度地减少延迟并减少能源使用。该解决方案类似于 CMOS 布局中的近计算策略——通过将需要通信的基本元素放置得更近来实现效率。在光子学中，标准配置是一个开关芯片，其电子迹线一直穿过电路板一直延伸到前面板，插入可插拔光学器件。

这在过去的 30 年里运行良好，但随着数据速率的提高，能源效率低下的问题变得更加明显。“前置可插拔电源非常耗电，”Janta-Polczynski 说。“因为系统需要发送电信号，所以他们需要中继器——串行化数据并通过 PC 将其发送到前面板的 SerDes。这会消耗大量能量。当你在真正需要大量数据的 AI 应用程序中达到如此大的切换速度时，功耗会非常高且有害。”

其他人同意。“将数据从开关芯片——ASIC——移动到开关前面板上的光学模块所需的能量变得难以维持，大约每比特 8 皮焦耳，”Durant 说。“承载 400 Gb 以太网的交换机相当于该芯片内约 100 瓦的功率，用于在该交换机 ASIC 和前面板上的可插拔模块之间移动数据。这是可控的，但随着开关速度的提高，所需的能量将增加到 200 或 400 瓦。这变得很难冷却。”

那时，工程师们开始考虑一种称为“板载光学”的方案，其想法是将光学模块做得更小一些，并让它们更靠近 ASIC。不幸的是，它并没有完全奏效。一旦所有需要的功能都纳入标准，具有讽刺意味的是，光学模块比以前更大，并且没有实现节能。

吸取教训，最新的方法被称为“共同封装光学”，其中光学模块被移动到与开关 ASIC 相同的基板上。这允许数据在非常低损耗的基板上移动非常短的距离。预计每比特所需的能量将远低于 3 皮焦耳，应该可以以每秒 1.6 太比特或更快的速度移动数据。

Infinera 光学模块和Coherent解决方案首席技术官 Robert Maher 表示：“在共封装光学方面有很多工作要做。“Broadcom 和 Intel 等供应商正在开发可通过即插即用组件更换的共同封装光学器件。所有共同封装的光学器件都高度并行化并集成在交换路由器内。它们通常在带有可插拔激光器的 SiPh 中实现，该激光器也插入到开关面板中。这里的目标是更换数据中心内的低距离可插拔设备。具有共同封装光学器件的交换路由器将在面板上具有光学 I/O。”

OIF最近公布的标准定义了一个针对以太网交换应用的 3.2T 合封装模块。它利用 100G 电气通道，并提供与 50G 通道的向后兼容性。此外，模块定义可以采用光学模块或无源铜缆组件的形式，提供约 140G/mm 的带宽边缘密度。它可以为 51.2Tb/s 聚合带宽交换机启用光学和/或电气接口。

这种方法还解决了一个更基本的问题——光学元件对温度高度敏感，这会导致故障。考虑到装配的复杂性，这会降低制造产量。这使得必须在组装过程中进行更换。

OIF 联合封装 PLL 工作组董事会成员兼副主席兼 CTO 办公室主任 Jeff Hutchins 表示：“我们同意为联合封装组件采用插座方法。”“联合封装会降低功率水平，因为你现在在基板上的电迹上传输，而且不是很长。”

更详细地说，新的实施协议包括 3.2 Tb/s CPO 模块的互操作性规范，包括 8x400Gb/s 光接口连接选项，用于 FR4（一根光纤上有四个光通道）和 DR4（每个通道一根光纤，有四个不同的纤维）。

“FR4 和 DR4 是已经存在多年的标准。通常，它们被命名为 400GBASE-DR4，这意味着它是一个 400G 链路。随着数据速率的上升，首字母缩略词仍然存在，这只是意味着即使数据速率增加，每根光纤也有四个通道，”Hutchins 解释道。“3.2 T 模块在一个模块中有八个这样的接口，因此每根光纤每根光纤承载一个通道 (DR) 或每根光纤承载四个 100 G 通道 (FR)。这使它成为一个 400G 接口，我们将其中的八个封装到一个模块中。”

要了解规模差异，请考虑一个可插拔模块通常在 18 毫米宽 x 80 毫米长的范围内，并且只有一个 400G 链路，而新标准描述的模块可以包含八个。“它的密度比人们习惯的体积小得多的密度高得多，”Hutchins 说。

该标准还规定了 32 个 CEI-112G-XSR（超短距离）主机接口（或“向后兼容”模式下的 32 个 CEI-56G-XSR）。

“在常规的以太网交换机、机架或架子中，他们会使用距离很短的接口到达前面板，”Hutchins 说。“这是一个超短距离，这意味着它的功率要低得多，每位不到 2 皮焦耳。它只能达到 50mm 左右，非常适合 ASIC 芯片和该光学引擎之间的基板上连接。该规范适用于 112G，但它实际上承载了 100G 的数据以及必要的开销。”

联合封装的主要价值主张之一是降低整体功耗，但也存在具有挑战性的另一面——功率密度。“在普通的开关卡中，前面板上的所有可插拔模块都会被进入的空气冷却，”他说。“然后你在后面有开关芯片，用风扇其他解决方案来冷却它。但是，虽然 CPO 降低了整体功耗，但 CPO 封装区域的功率密度非常高，因为你只是在那里放了比以前多得多的东西。由于功率密度，热管理要复杂得多。在某些应用程序中可能必须重新考虑它。”

NVIDIA 于去年 10 月首次推出线性驱动光学器件，甚至还有一种潜在的替代共同封装光学器件的方法。正如 OIF 在其展后报告中所描述的那样，与 CPO 有相似之处。“在这两种情况下，两个 DSP 之一都从链路中移除，从而降低了功耗。CPO 将光学器件移近 ASIC，但线性驱动可插拔光学器件仍保留在交换机的前面板上。”

各种形式的可插拔设备可能会在很长一段时间内继续成为最先进的技术。“去年在 OFC 上，有大量关于共同封装光学器件的讨论，”Infinera 营销高级副总裁 Rob Shore 说。“考虑到所有这些谈话，你会期望取得重大进展，但事实几乎完全相反。大多数人都说，‘嘿，我们在可插拔光学器件方面取得了如此大的进步，降低了成本并实现了更高的容量，看起来它可能至少将共同封装光学器件的驱动器推出了几年。”

Infinera 的 Maher 表示，部分原因在于一系列挑战。“挑战围绕着供应商锁定、开关和由单一供应商提供的光学器件，例如 BRCM。Hyperscalers 通常对其内部 DC 可插拔设备的供应商有很大的控制权。Meta 和谷歌在 OFC 上表示，他们将坚持为 50T 级交换机路由器使用可插拔产品。另一个挑战是共同封装的光学部件的故障方面。每个 SiPh 部件在 BRCM Tomohawk 5 盒子中承载 6.4T。如果一条车道下降，您需要将盒子取出，打开并更换整个 6.4T 插座。目前的做法是，如果你的插头坏了，你就把它扔掉，然后用另一个替换。”

然后是实际方面：“我在 OFC 周围走来走去，问制造这些光学器件的人，你们在运送这些吗？” OIF 互操作性主席 Michael Klempa 说。“他们说，不。我认为他们为不需要立即解决的问题建立了解决方案。但每个人都同意最终需要解决这个问题。所以人们现在投入工作是件好事。”

或者正如 IBM 的 Janta-Polczynski 所宣称的那样，“CPO 标准对于光子学作为一种颠覆性技术的出现至关重要。”

最后，关于 CPO 和可插拔器件之间的争论，Lightwave Logic 的首席执行官 Michael Lebby 观察到标准包括内部激光源和外部激光源。“外部激光源是一个可插拔模块，”他说。“我认为共同封装光学器件的整个概念就是摆脱可插拔模块。但现在他们又把它带回来了，这意味着有一群人认为外部激光驱动是正确的方法——也许是因为可靠性，也许是因为你有一个强大的大激光器而不是许多机载激光器这可能会受到可靠性和热量问题的影响。那么什么是正确的外形尺寸呢？如果真正靠近电气开关芯片的共同封装光学模块足够小，也可以装入可插拔的外形尺寸。

★USB，终于一统江湖！