s*o
2 楼
积攒人品。高通招聘senior 硬件工程师。地点在湾区。要求做过multimedia IP。最好
有工作经历。
有兴趣发简历到[email protected]/* */。为避免争议，提前声明，不是所有简历都会
内推，如果合适会和你联系。
As an ASIC Design Engineer, you will be responsible for digital signal
processing HW designs, specifically data path as well as control intensive
digital designs. You will work with the architects of Systems, as well as
other SoC team ASIC designers and SW engineers to micro-architect and
implement designs specific to Digital Sensor subsystems for integration into
SoC for mobile applications.
Required: At least 8 years of work experience in the following areas: - RTL
design experience on-chip with custom digital logic - Synopsys Design
Compiler tool for synthesizing RTL and use of simulation tools - C/C++,
System Verilog, System C & Matlab, Tcl/Perl/shell-scripting skills - Any of
the following HLS tools: Catapult, Cadence C-to-Silicon, Forte / Cadence
Cynthesizer, or Cadence Stratus - Design Rule Checking and Clock Domain
Crossing checks
Preferred Qualifications - FPGA experience - Experience with sensor data
processing - Gate level Simulation bring up and usage of power extraction
tools
有工作经历。
有兴趣发简历到[email protected]/* */。为避免争议，提前声明，不是所有简历都会
内推，如果合适会和你联系。
As an ASIC Design Engineer, you will be responsible for digital signal
processing HW designs, specifically data path as well as control intensive
digital designs. You will work with the architects of Systems, as well as
other SoC team ASIC designers and SW engineers to micro-architect and
implement designs specific to Digital Sensor subsystems for integration into
SoC for mobile applications.
Required: At least 8 years of work experience in the following areas: - RTL
design experience on-chip with custom digital logic - Synopsys Design
Compiler tool for synthesizing RTL and use of simulation tools - C/C++,
System Verilog, System C & Matlab, Tcl/Perl/shell-scripting skills - Any of
the following HLS tools: Catapult, Cadence C-to-Silicon, Forte / Cadence
Cynthesizer, or Cadence Stratus - Design Rule Checking and Clock Domain
Crossing checks
Preferred Qualifications - FPGA experience - Experience with sensor data
processing - Gate level Simulation bring up and usage of power extraction
tools
D*g
3 楼
减肥成功，发包子吧
【在 h*e 的大作中提到】
: 昨天排了4个小时，晚上回家一称，比前一天晚上轻了两磅。神医要体谅体谅小护士呀
: 。
【在 h*e 的大作中提到】
: 昨天排了4个小时，晚上回家一称，比前一天晚上轻了两磅。神医要体谅体谅小护士呀
: 。
C*B
4 楼
8年在求康应该至少staff了，怎么才给sr
难道现如今连title都节省了？
难道现如今连title都节省了？
h*e
5 楼
ft,我现在是在增肌来着，几个晚上的gym白去了。
【在 D****g 的大作中提到】
: 减肥成功，发包子吧
【在 D****g 的大作中提到】
: 减肥成功，发包子吧
s*o
6 楼
听经理语气 要求应该不是硬性的 senior或者staff也是根据个人情况
[在 shawndongbo (dd) 的大作中提到：]
：积攒人品。高通招聘senior 硬件工程师。地点在湾区。要求做过multimedia IP。最
好有工作经历。
：有兴趣发简历到[email protected]/* */。为避免争议，提前声明，不是所有简历都会
：...........
[在 shawndongbo (dd) 的大作中提到：]
：积攒人品。高通招聘senior 硬件工程师。地点在湾区。要求做过multimedia IP。最
好有工作经历。
：有兴趣发简历到[email protected]/* */。为避免争议，提前声明，不是所有简历都会
：...........
y*u
7 楼
增J
【在 h*e 的大作中提到】
: ft,我现在是在增肌来着，几个晚上的gym白去了。
【在 h*e 的大作中提到】
: ft,我现在是在增肌来着，几个晚上的gym白去了。
C*B
8 楼
👍lz一个，好人
都会
【在 s*********o 的大作中提到】
: 听经理语气 要求应该不是硬性的 senior或者staff也是根据个人情况
: [在 shawndongbo (dd) 的大作中提到：]
: ：积攒人品。高通招聘senior 硬件工程师。地点在湾区。要求做过multimedia IP。最
: 好有工作经历。
: ：有兴趣发简历到[email protected]/* */。为避免争议，提前声明，不是所有简历都会
: ：...........
都会
【在 s*********o 的大作中提到】
: 听经理语气 要求应该不是硬性的 senior或者staff也是根据个人情况
: [在 shawndongbo (dd) 的大作中提到：]
: ：积攒人品。高通招聘senior 硬件工程师。地点在湾区。要求做过multimedia IP。最
: 好有工作经历。
: ：有兴趣发简历到[email protected]/* */。为避免争议，提前声明，不是所有简历都会
: ：...........
h*e
9 楼
毛人
【在 y*****u 的大作中提到】
: 增J
【在 y*****u 的大作中提到】
: 增J
相关阅读
H1b transfer需要多长时间能收到收据？IBM电话面试被撂了半个钟头了HR Interview菜鸟求问：湾区的房租要多少刀一个月？口头offer到正式offer要多久？薪水啥时候谈？没RELOCATION，没SIGN ON BONUS的OFFER是不是很烂？大公司的intern是不是也可以sponsor H1B啊？OPT 期间可以买学生保险吗？GE research golable center 从电面到on-site 要多久拿到job offer后一般必须多久答复？关于这到题的理解现在这帮找工作的呀，唉Company will be closed, H1B layoff.reference check problem重建二叉树 from inorder and level order哪些公司愿意招没有太多经验的做软件开发呀请问在加州中心non-pp H1B多久approve?twitter电面HR的回信是什么意思啊？据了？孩子妈求助，有没有IT Intern机会的Training program?