加入基金会，腾讯将发力RISC-V芯片？

全球开放标准组织RISC-V International在日前于圣何塞举行的全球 RISC-V 峰会上强调，RISC-V International社区在过去的一年取得了令人印象深刻的增长里程碑和技术进步。

据介绍，RISC-V International 的会员数量同比增长超过 26%，在 70 个国家/地区拥有超过 3,180 名会员。如今，市场上有超过 100 亿个 RISC-V 核心，全球有数万名工程师致力于 RISC-V 计划。

“我们 2022 年的愿景是让 RISC-V 无处不在，随着 RISC-V 在汽车、航空航天、数据中心以及消费设备等各个领域的采用和开发，这一愿景已经真正实现，”RISC-V International首席执行官 Calista Redmond 说道。

“随着这种风潮，市场上已经有数十亿个 RISC-V 核心，我们预计到 2023 年还会有数十亿个，因为世界各地的公司和国家都在拥抱 RISC-V。”她接着说。

在过去的一年里，RISC-V 的一些最重要的技术进步是社区在 RISC-V Profiles 上的工作，以定义指令、行为和状态的版本化集合，从而实现应用程序之间的可移植性。RISC-V Profiles RVI20、RVA20 和 RVA22 的公开审查刚刚结束，将在 2023 年第一季度进行投票批准。

RISC-V 社区在规范和扩展方面也取得了长足的进步，去年批准了 6 项，预计未来 120 天内将批准 10 项额外的规范和扩展。

已经批准的规范包括：wait on reservation, processor specific ABI (application Binary interface), efficient trace, supervisor binary interface (SBI)和standalone multiply。其中，Wait on Reservation (Zawrs) 是一个 ISA 扩展，它允许注重功率的实现来优化某些内存操作的功率。processor specific ABI (psABI) 指定调用和链接约定以及支持它们的工具。efficient trace（E-Trace）是专为RISC-V设计的新型追踪标准。supervisor binary interface (SBI) 定义了操作系统和固件之间的 LINUX 接口。standalone multiply (Zmmul) 是一种 ISA 扩展，它允许使用不带除法的乘法来支持不想在除法上花费逻辑空间（通常已知成本更高）的嵌入式解决方案。

即将批准的 Crypto vector ISA 扩展也代表了一个关键的技术里程碑。Crypto 向量扩展将允许有效实施密码算法（如 NIST）。例如，为一个通用算法 (AES128) 实现一个循环需要 1000 多条 RISC-V 指令来实现。去年，RISC-V 批准了 Crypto scalar，将指令数减少到 75 条，并实现了显著的性能改进；它适用于逻辑空间非常宝贵的地方，因为它很容易实现。在许多情况下，Crypto vector 将指令数量减少到 1，并且适用于边缘服务器或数据中心服务器等更丰富的实现。加密矢量使实施者能够实现巨大的性能提升。

RISC-V International 的 CTO Mark Himelstein 说：“感谢 RISC-V 社区的数千名贡献者，我们在规范方面取得了长足的进步。除了今年已经批准的六项规范外，还有 10 项规范将在 2023 年第一季度获得批准。今年的一个重要里程碑是每个人在RISC-V Profiles 方面的工作，以实现 RISC-V 应用程序的兼容实现和可移植性，帮助进一步推动 RISC -V 采用。另一个突出的是 Crypto vector ISA 扩展，因为它将为实施者提供巨大的性能提升。”

这些技术成就是通过 81 个技术组的RISC-V 成员的协作实现的。仅 2022 年就增加了 30 多个这样的团队，专注于 RISC-V 的快速增长市场，例如安全、片上系统基础设施、汽车和 AI/ML。

今年最激动人心的发展之一是来自不同市场的行业领导者对 RISC-V 的支持。例如，NASA 选择Microchip Technology为该机构的下一代高性能航天计算 (HPSC) 处理器提供动力，该处理器将用于未来的月球和火星表面任务；新的 HPSC 将使用SiFive 的内核。另一个重要的里程碑是英特尔宣布设立 10 亿美元的基金来构建其代工生态系统，并得到 RISC-V 成员的支持，包括晶心科技、Esperanto Technologies、SiFive 和 Ventana Micro Systems。欧洲的 RISC-V 也得到了欧洲处理器倡议的大力支持，印度的数字印度 RISC-V (DIR-V) 计划，以及中国在许多其他地区的国家资助计划中的多项不同举措。

在过去的一年里，RISC-V 软件生态系统进行了重大更新。Google 的 Android 开源项目 (AOSP) 启动了RISC-V 的上游支持。将 Android 引入 RISC-V 将有助于支持范围广泛的以消费者为中心的用例，从移动到车载娱乐。

此外，RISC-V International 的技术团队为更多软件项目提供了 RISC-V 支持，涵盖了所有堆栈。进展一瞥包括coreboot ，它提供开源固件；OpenSSL ，它为通用加密和安全通信提供了一个强大的商业级工具包；seL4是一个高保证、高性能的操作系统微内核。

此外，RISC-V 支持正在为以下项目提供支持：Alpine Linux ，一种面向安全的轻量级 Linux 发行版，是容器化工作负载的关键；网络安全服务 (NSS )，一组库，旨在支持支持安全的客户端和服务器应用程序的跨平台开发；Sparrow ，一个为 Ambient ML 应用程序构建低功耗安全嵌入式平台的项目。

随着越来越多的社区和项目采用 RISC-V，这个清单还在继续。许多其他工具和项目已经更新以支持 RISC-V，包括LibreOffice 、Linux 6.0 、LLVM/Clang 16 、VLC 媒体播放器、Renode和Zephyr 。查看GitHub以获取有关 RISC-V 项目的信息。

在硬件方面，RISC-V 成员已将各种垂直领域的 RISC-V 解决方案推向市场。查看RISC-V Exchange以查看一些最新的解决方案；下文还包含有关 RISC-V 公告的更多详细信息。此外，RISC-V International扩展了RISC-V 开发板计划，使 RISC-V 社区更容易访问开发板。要获得免费的 RISC-V 开发板或捐赠开发板，请访问此处。

RISC-V International 一直致力于为不断壮大的 RISC-V 社区构建教育资源。RISC-V 刚刚与 Linux 基金会一起推出了一个新的在线课程，即RISC-V 汇编编程基础 (LFD117x) ，以帮助培养与硬件相关的 RISC-V 汇编编程知识和技能。其他可用的 RISC-V 课程包括：RISC-V 简介 (LFD110x) 、构建 RISC-V CPU 内核 (LFD111x)以及RISC-V 工具链和编译器优化技术 (LFD113x) ，每门课程都可以免费审核通过 edX 在线学习平台。

此外，第一个 RISC-V 认证考试已经启动，以帮助那些寻求入门级 RISC-V 角色或从另一种架构过渡的人。RISC -V Foundational Associate (RVFA)认证考试旨在测试 RISC-V ISA 的基础知识，可立即注册，费用为 250 美元；RISC-V 峰会与会者可以在 12 月 19 日之前使用代码 RVFA22 获得 40% 的折扣代码。

随着 RISC-V 就业市场的升温，这些 RISC-V 课程和认证机会将继续发挥关键作用。要了解有关 RISC-V 职业和机会的更多信息，请访问此处。

整个生态系统中的成员继续通过尖端的 RISC-V 硬件和软件解决方案进行创新。以下是近期会员新闻的一些要点：

• 晶心科技与 Parasoft合作 ，为汽车功能安全应用提供无缝软件测试工具。

• 晶心科技推出 AndesCore D23，一款功能丰富、低功耗、高度安全的入门级RISC-V处理器。

• 晶心科技推出全新RISC-V多核1024位向量处理器：AX45MPV

• Ashling宣布推出其新型 Vitra-XS 调试和跟踪探针。

• CAES与 Idaho Scientific 一起赢得了其 RISC-VEL-V 处理器 IP 在美国的第一个商业许可，Idaho Scientific 专门提供防止硬件和软件安全攻击的解决方案。

• Codasip启动了SecuRISC5 计划，使用结合了 Codasip IP 和第三方技术的经过高度验证的参考设计，为其客户提供安全可靠的定制计算。

• Codasip成立了Codasip Labs，以加速包括安全、功能安全和 AI/ML 在内的先进技术的开发和商业化。

• Codasip 和英特尔合作，利用 Codasip RISC-V IP 核、Codasip Studio 开发环境和英特尔的 FPGA 平台，为大学提供更快、更简单的架构探索。

• Cortus宣布了Lotus 系列中用于消费设备和车辆的两款新 RISC-V 微控制器 (MCU)。

• Imperas 和晶心为全系列晶心 RISC-V 处理器 IP 提供了 Imperas 参考模型。

• Imperas 和 Imagination合作 为 Catapult RISC-V CPU 系列提供虚拟平台模型。

• 在超过 15 个生态系统合作伙伴的支持下，面向 RISC-V 的英特尔探路者推出了一系列新功能。

• Microchip宣布将在 RISC-V 峰会上展示基于 RISC-V 的 FPGA 和空间计算解决方案。

• MIPS宣布 推出其首款 RISC-V IP 内核，即高性能和可扩展的 eVocore P8700 多处理器。

• MIPS与 Mobileye合作，利用 MIPS 的 eVocore P8700 RISC-V 多处理器加速下一代自动驾驶技术和高级驾驶辅助系统。

• Solid Sands推出了SuperGuard 的新增强功能，SuperGuard 是一套用于对安全关键应用程序进行库鉴定的专业工具。

• Solid Sands强调，该公司将在 RISC-V 峰会现场展示其在如何为安全关键型应用程序验证 C 和 C++ 标准库方面的知识。

• XMOS为其第四代 xcore 平台推出了RISC-V 兼容架构。