上海日观芯设携全新一站式数字后端签核工具系列重磅亮相 ICCAD 2023！
ICCAD（中国集成电路设计业年会）作为国内领先的集成电路设计与自动化领域盛会，将于今年在广州举行。作为EDA签核领域的后起之秀上海日观芯设自动化有限公司，届时将携全新升级的TAI一站式数字后端签核工具系列重磅亮相2023届ICCAD，并隆重推出新品RigorTime时序约束验证与管理软件和RigorDRC物理验证工具。
与此同时，日观芯设还将宣布RigorFlow芯片设计效率管理工具现已经成功进入批量商用阶段，而RigorCons时序约束验证与管理软件也正于业内领军芯片设计厂商的定点试用中。这些重大进展标志着上海日观芯设自动化有限公司在数字后端签核和芯片设计自动化领域的持续创新和发展。
RigorTime是一款全新的时序约束验证与管理软件，采用了先进的算法和技术，旨在解决最先进的时序要求，包括信号完整性（SI）分析、基于路径的分析（PBA）、片上变化（LVF、OCV）、多模和多角分析（MMMC）、层次化分析等。RigorTime不仅仅是一个分析工具，它还与TAI 系统深度集成。通过灵活的脚本语言，将时序签核与设计流程紧密结合，加快整个设计流程的时间收敛速度，大大提高设计收敛效率。
另一方面，RigorDRC是我们最新推出的一款重要里程碑式的物理验证工具。它能够快速而准确地检测和纠正电路设计中的物理错误，支持互连线 、单元的设计 规则检查等。具有支持先进工艺节点的能力、.运行效率高于国外同类工具，更适宜于处理超大规模的版图，包含友好的图形界面工具，便于设计者快速修复发现的设计违例之处。
同时，日观芯设的RigorFlow芯片设计效率管理工具已经成功进入批量商用阶段。RigorFlow是一款强大的工具，适合于所有从事数字芯片设计的团队，它将产品物理实现流程与有效提升设计效率的特性相结合，在进行芯片开发时很大程度地降低了设计过程中的设计风险，帮助客户提高设计效率和质量。
此外，我们的RigorCons产品正在重点客户的定点试用中。RigorCons是一个强大的时序约束验证和管理工具，它可以帮助验证SoC、5G、GPU、CPU等芯片中的复杂SDC时序约束。为任何层次结构和模式自动生成和管理SDC，从而显著缩短时序收敛周期，保证签核的质量和效率。
客户的声音
青芯半导体联合创始人（ASIC业务副总裁）唐佳廉表示：
从芯片设计开发管理来看，日观芯设的RigorFlow很好的集成兼容了我们以往的设计流程，无论是对我们原来基于makefile还是Cshell下的开发环境，都能很快的完成迁移。在复杂的任务管理以及报告管理上，都能大幅度提升团队效率。另外RigorCons在我们实际开发并已经TO的两颗12nm和5nm芯片中，很好的帮我们在中早期发现了大量约束问题，其生成的报告可以非常高效的在中后端工程师和RTL code工程师之间传递。帮助我们完善了对代码和约束的质量管理，大大降低了芯片开发中的风险。
日观芯设
上海日观芯设一直致力于打造拥有完全自主知识产权的国产EDA签核（Signoff）全流程平台。日观芯设对这次全线升级的发布和产品进展充满信心，相信这也将进一步提升我们国产EDA的产品实力，并为国内芯片设计厂商带来更大的价值。
青芯半导体
青芯半导体(Cyan Semiconductor)是一家专注于28nm～5nm工艺的超大规模复杂SoC/ASIC芯片设计公司，提供从芯片定义到GDSII设计，晶圆生产管理和封装测试管理的全流程一站式解决方案，在高性能互联、AI异构计算、3D/2.5D IC近存计算、信息安全等领域，已成功量产数十余款芯片。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第3579期内容，欢迎关注。
推荐阅读
半导体行业观察
『半导体第一垂直媒体』
实时 专业 原创 深度
识别二维码，回复下方关键词，阅读更多
晶圆｜集成电路｜设备｜汽车芯片｜存储｜台积电｜AI｜封装
回复 投稿，看《如何成为“半导体行业观察”的一员 》
回复 搜索，还能轻松找到其他你感兴趣的文章！
微信扫码关注该文公众号作者