NEPCON China 2024 SiP及先进半导体封测大会首日论坛精彩直击

2024-04-26 01:04

👆如果您希望可以时常见面，欢迎标星🌟收藏哦~

2024年4月24日，NEPCON China 2024中国国际电子生产设备暨微电子工业展览会在上海世博展览馆拉开帷幕，现场参会嘉宾云集，气氛十分火热，也为业界人士提供一个展示创新技术、交流行业趋势、拓展商业合作、优化供应链的优质平台。

SiP及先进半导体封测大会于NEPCON China 2024 ICPF半导体技术技术展区成功举办，聚焦先进封装技术的发展趋势、先进封装的设计仿真和工艺协同优化、中国芯降本提质、SiP封装技术与设计、以及来自终端的案例分析等行业热点，精彩纷呈。SiP及先进半导体封测大会首日论坛上，中国半导体行业协会信息部主任任振川、芯和半导体联合创始人代文亮博士、利扬芯片CEO张亦锋和华进半导体总经理孙鹏博士，发表了精彩的主题演讲。

中国半导体行业协会信息部主任任振川发表了“AI的核心是先进封装技术”的主题演讲。在演讲中，任振川首先谈到了目前半导体封装技术的发展趋势，目前全球半导体行业传统封装与先进封装井行，未来封装技术发展朝着三大发展方向发展:一是晶圆级封装（WLP），在更小的封装面积下容纳更多的电极引脚数量，满足“窄间距、高密度”的封装要求；二是三维封装（2.5D/3D），在立体层面实现异构集成和立体集成；三是系统级封装（SiP），通过封装整合多个独立功能的芯片于一体，实现体积微缩，提升芯片系统整体多功能性和设计灵活性。

任振川指出，近年来Chiplet技术受到广泛关注，利用先进封装技术将多个异构芯片裸片整合集成为特定功能的系统芯片，是先进封装技术发展的又一突破。他表示，AI时代的基础是半导体技术，应用给半导体技术带来的最大挑战就是技术的交叉，应用的融合。由于硅基自身的特性，技术工艺已经接近了尽头，受应用发展的影响，封装技术越来越重要。可以通过先进的封装技术把不同功能的芯片根据应用的需求封装在一起。因此AI的核心就是先进封装技术。

芯和半导体联合创始人代文亮博士

芯和半导体联合创始人代文亮博士，发表了题为“多物理场仿真EDA使能异构集成先进封装设计”的主旨演讲。代博士表示，随着AI的发展，算力需求不断增长，20年里算力已增长60000倍，但仍然难以满足需求，而Chiplet这样的异构集成系统，以更高的良率，更低的制造成本，利用最佳节点进行混合集成，能实现更高的研发效率以及更短的上市周期等优势，成为了未来芯片系统重要的发展方向。

但他也提到，目前Chiplet技术虽然架构先进，但实现复杂，面临一系列挑战，如复杂功能分解模块化、映射到大规模Chiplet的问题，多Chiplet并行体系结构和互连接口问题，千亿晶体管芯片的仿真问题，千/万瓦功耗芯片散热和供电问题，高速高密度连线的信号完整性问题，热-应力-电耦合仿真工具，以及大尺寸芯片的翘曲问题等等。

代文亮博士指出，为了解决这些挑战，与Chiplet配套的EDA需要具备大容量、高精度和高效率的仿真能力，其中芯和半导体推出的 Chiplet 异构集成系统多物理场仿真EDA平台，全面解决信号完整性、电源完整性、电磁、热和应力等多物理方面的分析问题，已获国内和国际多家行业头部用户验证选用，并有多个基于CoWoS的仿真案例，能够加速Chiplet异构集成系统产品的设计和迭代，帮助Chiplet在未来走至更成熟的阶段。

利扬芯片首席执行官张亦锋

广东利扬芯片测试股份有限公司CEO张亦锋发表了“激光隐切助力中国芯降本提质”的主题演讲。他首先指出了目前封装测试作为半导体国产替代率最高的一环，贯穿了集成电路核心产业链，不论是晶圆测试还是成品测试，都有着举足轻重的作用。他也提到了芯片测试行业里的十倍法则：如果一个芯片中的问题没能在测试阶段及时发现，则在电路板级别发现故障的成本为芯片级别的十倍。

张亦锋表示，利扬作为目前国内规模最大的专业芯片测试代工高新技术企业之一，经过十年的技术实践和积累，目前已拥有数字、模拟、混合信号、射频等多种工艺的SOC芯片测试解决方案，具有丰富的晶圆测试及芯片成品的经验。随后他为在场观众详细讲述了目前利扬正在着重发展的激光隐切的工艺原理，这种工艺是将激光聚焦于晶圆内部以形成改质层，配合扩片将晶圆分割成die的切割方法，可以用在加工最窄 20um 切割道的晶圆上面，他表示，激光隐切有两大现实意义，即提质和降本。

从提质这一角度来看，激光隐切可以抑制加工碎屑的产生，抗污，防止芯片的正背面崩边和侧崩，有效避免对芯片线路的损伤。此外，隐切对正面钝化层的保护更加完好，污染、微粒粘附、PAD氧化等影响键合难题均可以得到有效的解决，从而保证客户芯片产品稳定的品质和良率，对高可靠性芯片包括特种芯片更是提升品质的最佳解决方案。

从降本这一角度来看，激光隐切不仅可以提升晶圆芯片面积的利用率，也可以提高 Gross dies 的数量，预计降低芯片成本最大可达 30%以上，同时也可取代很多传统金刚石刀轮切割工艺无法解决的技术难题，张亦锋指出，激光隐切未来将会成为晶圆磨切中不可缺少的技术之一，有望在封测领域发挥更重要的作用。

华进半导体总经理孙鹏博士

华进半导体封装先导技术研发中心有限公司总经理孙鹏博士发表了“先进封装的设计仿真和工艺协同优化”的主题演讲，他表示，算力是实现AI产业化核心力量，对人工智能技术发展起到决定性作用，随着英伟达、AMD的GPU在AI领域的大规模应用，其背后的2.5D/3D与Chiplet封装快速兴起，目前先进封装形成了三大方向，以大尺寸硅转接板、大容量HBM为代表的高性能，以Hybrid Bonding为代表的高密度，以及以硅桥2.5D与RDL FO封装为代表的相对低成本的解决方案。

孙鹏指出，在高密度先进封装的3D互连中，无凸点的混合键合Hybrid Bonding是必然的趋势，且基于Hybrid Bonding和2.5D封装的3.5D技术已成功应用于存算一体等前瞻性应用，他以三星的面向HPC应用和移动应用的不同封装技术路线图举例，说明了不同类型的先进封装如今的实际应用情况。

他随后讲到了目前华进半导体的PDK+EDA的先进封装设计流程和先进封装仿真技术，首先需要通过PDK+EDA的方法，协同多个设计环节和制造工艺。他指出，目前的先进封装场景下，芯片、封装与系统层级之间的电磁、热、力场的耦合干扰越来越显著，系统性的SI/PI和热机械失效问题愈发严峻：更高密度的互连布局引起损耗串扰的增加，大功率应用需求导致更严峻的供电和散热挑战，同时就多个具体案例进行详细分析。

孙鹏表示，在华进整体解决方案中，对于先进封装仿真领域，会通过跨尺度、多域、多场的协同建模仿真方法，提炼芯片-封装之间的耦合模型，实现跨芯片-封装-系统的协同设计以及跨电学、热学、力学的综合分析，支撑2.5D/3D IC产品的规划、设计、验证和签核，先进封装需要合理利用设计仿真的分析优化，才能走向更好的未来。

首日论坛尾声，利扬芯片CEO张亦锋、芯和半导体联合创始人代文亮博士，由半导体行业观察主持，进行了一场充满启发的产业对话。

代文亮提到随着晶体管密度的不断增长，对封装技术提出了更高的要求，从2D进化到2.5D，再升级到3D封装。拿国内封装企业的发展现状来看，2D和2.5D上追赶迅速，但在3D上依旧与国际厂商存在着较大差距，需要时间来进一步突破。

张亦锋则表示，芯片测试伴随着半导体行业的发展而不断进步，芯片上更密集的晶体管、更高性能的产品，催生出更高的芯片测试要求，同时测试行业也经历了一场脱胎换骨的大升级，工厂的自动化程度不断提升，只有产业链各个环节一同进步，才能真正帮助国内芯片产业迎头赶上。

谈到对SiP和先进封测的未来预期，两位嘉宾都认为，百花齐放的终端应用和中国本土大市场，为SiP带来了可观的市场空间，而先进封测作为未来的技术发展方向也是重中之重。他们共同指出，虽然遭遇了可能是半导体市场里最漫长的一个寒冬，但作为行业的晴雨表，封测领域已经逐步解冻，大家会持续深耕中国半导体封测市场，不断发掘价值，寻找新的机遇。

点这里👆加关注，锁定更多原创内容

END