厦门大学微电子与集成电路系主任于大全：3D封装成为后摩尔时代重要技术手段

随着摩尔定律发展趋缓，同时5G智能手机、高性能计算、大数据、5G和人工智能等新兴领域的蓬勃发展，先进封装特别是3D封装成为了重要的技术手段，发展非常迅速。

如今，通过硅通孔（TSV）和微凸点技术的2.5D/3D封装，可以完成多芯片的高密度堆叠，为后摩尔时代集成电路发展提供了有力支撑。高带宽存储器（HBM）已经量产，2016年形成了标准；以AMD、INTEL、Xilinx为代表的企业面向CPU/GPU/FPGA应用的2.5D/3D芯片堆叠产品不断问世，推动了芯粒（Chiplet）技术发展。3D扇出型封装也可以实现高密度三维互连，而且成本比3.5D TSV更加经济，在一些多芯片高密度互连应用方面实现了量产。当前，随着前道制造企业进入先进封装领域以及3D封装技术的推广，未来将会给整个先进封装行业带来非常显著的技术升级和高速增长。

通过梳理3D封装的技术路径，我们发现3D封装的技术路径主要有5种。第一，引线键合多层芯片堆叠。第二，封装堆叠（PoP）技术，该技术是将手机处理芯片和存储芯片进行三维堆叠。第三，3D扇出型封装，该技术可以实现高密度三维互连。第四，硅通孔（TSV）和微凸点技术芯片堆叠，也就是所谓的2.5D/3D封装，可以完成多芯片的高密度堆叠，为后摩尔时代集成电路发展提供了有力支撑。当前，高带宽存储器（HBM）已经量产；以AMD、INTEL为代表的企业面向CPU/GPU应用；以Xilinx为代表的企业面向FPGA的2.5D/3D芯片堆叠产品不断问世，推动了芯粒（Chiplet）技术发展。2022年，国际上几家大公司成立了chiplet联盟，以期推出相关的标准的制定；第五，基于TSV和无凸点堆叠技术。以台积电为代表的企业正在开展基于TSV和无凸点堆叠技术，将互连节距推向1微米以下，为超高密度芯片堆叠做准备，以满足处理器芯片的功能需要。

目前，3D封装技术也面临着很多技术的难点和卡点。其一，在超高密度硅通孔技术深宽比大于15∶1的制备技术中，TSV硅通孔的孔径在不断缩小的过程中，TSV孔内绝缘层、粘附层和阻挡层需要进一步降低成本的方案。其二，三维扇出技术的可靠性问题需要解决。例如，线宽如何进一步微缩到1微米，芯片偏移和重组后晶圆翘曲管控等难题亟待解决。其三，在超高密度芯片堆叠技术中，节距小于1微米的超高精度C2W无凸点键合技术和装备需要进一步完善。其四，高密度重布线（RDL）技术面临着亚微米L/S和大于五层布线的需求，从材料到设备工艺都需要进一步研发升级。其五，三维芯片堆叠的散热方式、材料和工艺需要根据芯片功耗进行优化。其六，3D封装电性、微区失效分析日趋复杂，需要在测试方面作进一步优化。

对于未来市场前景和发展趋势，当前，随着摩尔定律发展趋缓，在晶圆先进制造方面的投入越来越大，使得产业界更关注3D封装技术。预计3D封装技术将成为电子产品小型化、系统集成化、低功耗和高带宽的重要手段，市场前景非常广阔。

目前先进封装的整体市场规模超过350亿美元，芯粒市场规模预计在60亿美元左右，都处于高速增长阶段。根据高性能计算和存储器领域的产业发展趋势预测，3D封装将向着更高I/O密度的方向发展，其中混合键合技术最为关键，可获得更高的响应速度、带宽密度和能源效率。

在3D封装领域，台积电（TSMC）作为明星龙头企业，硅通孔和扇出高端先进封装技术都取得了较大的技术领先优势，同时凭借技术优势也获得高端封装的绝对市场占有率。在国内，随着技术的积累和资本的助力，目前已经涌现出一批具有成长性的企业。

作者丨厦门大学微电子与集成电路系主任 于大全

编辑丨吴丽琳

美编丨马利亚

监制丨连晓东