芯片设计人员，直面新挑战

事实证明，将多个裸片或小芯片集成到一个封装中与将它们放在同一个裸片上有很大不同。因为在同一个裸片上，所有东西都是在同一个节点上使用相同的代工工艺开发的。

随着设计变得更加异构和分解，它们需要在系统环境中进行建模、适当的平面规划、验证和调试，而不是作为单独的组件。通常，这始于从高层次抽象的系统的完整规范。然后将规范分成块并分配给各个设计人员，以便同时优化他们的设计。最后，将所有子系统作为一个整体重新组合、验证和测试。

在最简单的设计中，只有很少的小芯片和相对简单的互连，设计过程类似于具有几个大块的 SoC。“不同的团队就形状和面积、引脚位置及其连接等问题达成一致，” Siemens Digital Industries Software的 DRC 应用和 Calibre 设计解决方案营销总监 John Ferguson 说。“至少对于数字设计而言，这种方法扩展了现有的布局布线技术。但随着每个额外的小芯片或互连的添加，它会变得更加复杂。”

最初，向异构架构的转变是由系统公司推动的，这些系统公司希望提高其特定数据类型的性能，同时尽可能节省能源。现在，随着芯片制造商寻求将这种级别的功率和性能优化扩展到更多市场，他们正在寻找方法来标准化和简化这种优化，并使其更具成本效益。

Synopsys高级营销总监 Shekhar Kapoor 表示：“正在发生的根本性巨变是硅的颠覆。“直到最近，生活还是美好的，你可以指望进入下一个节点。但是现在好处没有了，所以你真的要分解。这为异构集成带来了成本优势。它实际上是一个单一的die被分成多个die，这是主要的变化。这与整个 IP 重用概念相结合。chiplet 采取了一种曾经是主要芯片内部的块的形式。现在，如果您将一个芯片分成多个裸片，其中一个块或裸片就是一个小芯片，您基本上可以在下一个设计中重复使用它。“Multiple die”涵盖一切，而“chiplet”则侧重于它的重用方面。”

不过，这需要一种非常不同的芯片设计思维方式。“一旦你从业界正在做的单一单片芯片转向多小芯片设计，你首先需要将系统级聚合工具的概念引入流程，”Cadence定制 IC 和 PCB 集团管理集团产品负责人 John Park 说。“你不是在设计一件事。你正在设计多个事物、多个小芯片及其封装排列的组合。”

优化小芯片到小芯片的连接至关重要。但它也需要在其他芯片和 IP 以及潜在的其他系统的背景下看待。

“你需要在系统级别——而不是芯片级别——验证 Chiplet A 通过封装正确连接到 Chiplet B，”Park 说。“这就是我认为的系统级设计的转变。这是摆脱单片芯片的第一步。这是您必须做的第一件事 — 安装一个允许您组装系统并对其进行优化的工具。这将成为您驱动系统 LVS（布局与原理图）的黄金网表，这一点至关重要。系统 LVS 人员经常在他们的流程进行到一半时说，“我要如何验证这个？” 如果他们没有以正确的方式开始设计，他们就会发现自己遇到很多麻烦。”

一些最大的挑战和限制涉及设计的功率、热、应力和 EM-IR 元素。

“只有两个维度，这些问题更容易解决，”Ferguson指出。“但是连接小芯片的堆叠或复杂方式越多，这些挑战就越困难。我希望我们会达到这样一个地步，其中每一个都有限制，有一些合理的保护带来防止出现问题。但是，由于连接这些东西的方式有这么多不同的可能组合，因此需要确定更多的约束条件，因此它变得更加复杂，并且涉及到每个堆叠/连接的项目。”

另一个考虑因素是，多个die并不总是意味着小芯片。“有时是裸片，有时是小芯片，”Park 说。“直到大约三年前，它还是多芯片模块 (MCM)。现在我们说的是多Die模块。它是关于将芯片从他们的封装组件中取出并将裸芯片安装在层压基板上，这就是系统级封装 (SiP)/MCM 模块。这并不会因为我们进入小芯片的世界而消失。”

图 1：SiP/MCM 与基于小芯片（异构集成）的架构。

智能手机多年来一直采用 SiP，尤其是 RF 和模拟组件。“这当然是异构整合，”Park 说。“但我们不关心它们是在什么节点上构建的，它们是基于什么技术构建的。过去，我们只是不使用异构集成这个词。”

小芯片是这种方法的下一个增长阶段。“[在Si2 ] 的希望是尝试围绕小芯片空间创建一些标准化，因为它真的很新，而且看起来很重要 - 不仅在数字领域，而且在堆栈内存方面也是如此，”是德科技的工程师和科学家Matthew Ozalas 表示。“当我们展望无线 6G 系统时，小芯片可能是实现这一目标的唯一途径。通常在进化中发生的事情是它从较低的层次或数字开始，因为芯片已经可以用功能块构建。最后一个前沿领域始终是高频 RF 微波，看起来小芯片也会如此。”

原因是这种高频射频不是标准化的设计流程。“如果你看看数字芯片，这些芯片中有数十亿个晶体管，没有人可以在那里进行晶体管级别的设计，”Ozalas 说。“所以人们构建了这些功能块，并将它们很好地集成在一起。例如，他们将在他们的数字芯片中构建一个加法器块并将这些块粘在一起。他们已经在进行这种块功能/块级设计。如果您是一名数字设计师，那么您并不是真正在使用晶体管。你真正遇到晶体管的唯一一次是当你遇到可靠性问题时，或者当其中一个晶体管出现问题时它吸收了太多电流或变得太热，或者导致你的各种闩锁问题出现问题。模拟紧随其后，并且还有一组功能块。然后，当我们谈到射频和微波时，几乎全是晶体管。那里的设计人员正在研究晶体管。这是非常一触即发的。尽管我们希望系统中有一个低噪声放大器，但这些组件是高频的。它们确实是功能块，但不是那么标准。如果晶体管拓扑技术发生变化，这些东西不会随之缩小。所以一切都需要改变。” 如果晶体管拓扑技术发生变化，这些东西不会随之缩小。所以一切都需要改变。” 如果晶体管拓扑技术发生变化，这些东西不会随之缩小。所以一切都需要改变。”

他说，这就是高频块最终成为最后边界的原因。“它无处不在，小芯片也是如此。如果您要构建小芯片，则可以构建具有高频电路的功能块。但将它们放在一起并让它们完美地工作更难。”

成本也是小芯片越来越多的考虑因素。“人们正在为摩尔定律的终结而设计，”Cadence的Park 说。“他们正在从单片、巨大的 SoC 和 ASIC 转向分解或模块化的方法，在这种方法中，这些大芯片上的 IP 已被分解为小芯片。在这里，每个小芯片也可以根据最有意义的技术进行设计。”

这在某些方面简化了事情，因为 PCIe 或 SerDes 等传统 I/O 仍然可以与前沿逻辑结合使用。“这可能不会改变你在电路板上使用的东西与你在裸片上使用的东西之间的 I/O 连接，”Cadence IP 组产品营销组总监 Wendy Wu 说。“但对于小芯片方法，设计团队会使用更多新兴的 die-to-die I/O，它的功耗非常低，五年前可能还不存在。”

小芯片通常并排集成，但它们也可以使用中介层或 3D-IC 堆叠在 2.5D 封装中。Park 预计硅中介层封装不会继续下去，并相信有机中介层和互连桥会得到推动。

多die系统的一个重要考虑因素是协同设计。“当工程团队开始将这些系统组装成组件时，他们无法知道限制是什么，直到他们定义了该组装系统将是什么，”Siemens Digital 的 Calibre 接口和 mPower 产品管理高级总监 Joseph Davis 说。“人们现在最想做的事情之一就是将来自不同制造商的小芯片组合在一起。这变成了一个系统问题，所有的模型和限制现在都来自不同的代工厂并流向第三方。从 IP 的角度来看，这是非常具有挑战性的。如果你真的想从集成的角度突破你能做的事情的界限，

鉴于当今的复杂程度，每个堆栈都是独一无二的。“你不能只说适用于 2.5D 的内容也适用于 3D，”戴维斯指出。“当你开始构建这些东西时，你会遇到直接的技术兼容性问题。即使在一个代工厂内，每次客户说，'嘿，我想做这个堆栈，'他们必须定义，'我想把这个芯片和这个芯片放在一起，然后把这个芯片和这个中介层放在一起。然后，该代工厂必须与所涉及的 EDA 供应商合作，以提供所有相关的抵押品。你不能只是拿标准的 PDK 并在它们周围放一些打包线。”

Synopsys 的 Kapoor 认为第一个挑战是为心目中的产品定义规范。“例如，这可能是您的下一个移动设计或下一个数据服务器设计。所以现在你必须打破它。你怎么打破它？从系统功能的角度来看，硬件负责哪些部分？哪些部分由软件处理？对于某些客户来说，这很容易。这只是记忆凌驾于逻辑之上，或者说逻辑凌驾于记忆之上。但是当你拆分逻辑时，它会使事情变得非常复杂。它分为许多部分。关键部件是什么？GPU、CPU 和 I/O。您如何将它们放入理想的封装中？您将使用哪种互连结构来帮助您满足某些限制和规范？这些决定过去非常简单，只需在 PowerPoint 或 Excel 或 Visio 中完成。”

现在，更复杂的工具是探索目的所必需的。“这些工具必须更加复杂才能预先进行一些分析，”Kapoor

说。“Thermal 是典型的例子。除非设计团队在进行 PCB 封装设计或系统设计，否则他们从来不会考虑热问题。现在这些问题很早就出现了，所以他们在进行早期架构设计时必须开始将热力作为一个约束来考虑。一旦您决定了如何拆分设计，那么从封装和连接的角度来看，最佳和最具成本效益的配置是什么？您还会满足您的 PPA 吗？PPA 总是会存在，现在你被分割开来了。这怎么会出现在画面中？

在过去五年左右的时间里，衍生设计变得更具挑战性。西门子的Davis说：“你采用了一项核心技术，然后就会有一种更长的跨越式发展。” “然后下一个将是一项新技术，然后我们再次将其翻倍。所以业界开始说，‘等一下，我可以做一个小芯片，而不是那样做，把它放在基板上，这样我现在就可以制造两个、四个或八个，而无需进行新的流片并通过所有的？' 这一切都在组装层面，而不是硅层面，所以这非常有吸引力。”

有吸引力，是的。很简单，不。对于初创公司甚至中型公司而言，这种方法的复杂性可能令人望而生畏。“对于一个芯片，有一大堆不同的集成商可以处理这种封装模型和集成，并与代工厂合作。好吧，现在你要做一个自定义集合。能做到这一点的人要少得多。您现在是否将它带到内部来执行此操作并验证您的功能，因为现在在系统验证方面需要做更多的工作？从系统的角度来看，可靠性验证变得更加困难，自制还是外购决策也变得更加复杂。您的“做出”决定可能意味着雇用五个人而不是一个人。顺便说一下，这个国家以前只有五个人做过。这在很大程度上是一种引导努力。'哦，我们需要有五年 SiP 和 3D 堆叠经验的人。等一下，人们这样做才三年。”

在芯片的预计使用寿命内确保可靠性变得更具挑战性。Kapoor 说：“因为你拆分了芯片，你现在有更多的互连，更多的接口，其中任何一个都可能失败，任何一个都可能成为安全问题的切入点。” “关于known good die,已经有很多说法，但您如何真正引入它的监控部分，以及您如何确保它在整个流程中都是可观察的、可优化的和可测试的？这些都是已经出现的新挑战。”

除此之外，工程团队如何有效地完成所有这些工作？如果说单芯片设计很困难，那么多芯片系统就需要新模型和标准化。

“小芯片的传统工作方式是基于一些驱动和接收信号、处理 SD 和测试等的微缓冲器的 die-to-die 通信包装器，”Cadence 的 Park 说。“我们在更大的芯片上看到了同样的事情。但现在它们更小了，因为我们没有一直延伸到电路板的大电容负载。这意味着您离开了诸如时序分析之类的世界，即触发器到触发器的时序，您在其中通过混合键在两个不同的设备之间移动。在多管芯设计中，您需要验证合规性，这可能基于 AIB、UCIe、BoW 或其他。有许多新兴的小芯片标准，您现在需要验证这些标准的信号完整性。您实质上是通过一些具有正确信号行为的互连通道来验证收发器到接收器，并且该接口上没有太多抖动或噪声。这使得信号完整性成为一个系统级问题，业界已经这样做了 40 多年。”

问题是芯片设计者不一定知道如何做到这一点。“数字方面的芯片设计人员只关心触发器到触发器的时序，这与理解信号完整性类型挑战的重要性截然不同。出于所有这些原因，您需要像对待系统而不是单片芯片一样对待多die设计，包括 3D 异构集成。”

★日本半导体，决定“反扑”

★28nm又成扩产焦点？

★1nm的晶体管候选，复旦大学团队CFET研究全披露

回复 投稿，看《如何成为“半导体行业观察”的一员 》

回复 搜索，还能轻松找到其他你感兴趣的文章！