芯片设计迎来巨变

Dennard 缩放已消失，Amdahl 定律已达到极限，摩尔定律变得越来越难以遵循且成本高昂，尤其是在功耗和性能优势减弱的情况下。虽然这些都没有减少更快、更低功耗芯片的机会，但它已经显著改变了它们的设计和制造动态。

不仅是不同的工艺节点和半节点，芯片开发公司——传统芯片公司、汽车原始设备制造商、无晶圆厂和非无晶圆厂 IDM 以及大型系统公司——现在正在努力应对更多选择和更独特的挑战，因为他们正在为其具体应用寻求最佳解决方案。他们都对 EDA 生态系统提出了更多要求，该生态系统正在竞相跟上这些变化，包括各种类型的高级封装、小芯片以及对集成和定制硬件和软件的需求。

“虽然异构集成比登纳德缩放或摩尔定律的扁平化早了几年，但芯片设计师和系统架构师现在正在接受这种范式，以保持他们对 PPA 目标的追求——没有经验法则及其衍生品，”Cadence 副总裁和研发负责人 Saugat Sen 说。。“虽然在这个时代存在许多架构和设计挑战，但解决热问题已成为重中之重。一段时间以来，设计和实施的效率与多物理场分析的闭环集成有着错综复杂的联系。More-than-Moore 为实现分析微观世界创造了一个令人信服的案例，以超越系统设计的结构，从芯片到封装，甚至更远，在处于设计创新前沿的系统公司中更是如此。”

定义系统处理器的功率和能量要求变得越来越困难。

IBM 研究员兼 IBM 系统架构和设计首席技术官 Christian Jacobi 表示，计算的功耗和总能源使用是一个巨大的问题，并且由于地缘政治的发展、能源成本的上升和环境问题，目前它变得越来越大。“与此同时，由于摩尔定律和丹纳德缩放基本上已经结束，作为架构师，我们希望不断为每个芯片添加特性、功能、性能和更多内核，而不会增加能源足迹。因此，我们必须更明智地管理芯片中的能源，从如何在任何时间点优化功耗与性能，如何利用并非所有计算资源都被充分利用的活动较少的时段，到减少芯片组件的功耗。”

IBM 针对其 Z Systems 的解决方案是将 AI 集成到处理器芯片中。“我们可以访问它已经存在的数据，”Jacobi 说。“如果数据在处理器芯片中，并且在处理器芯片的缓存中——因为这是任何其他业务流程对这些数据进行计算的地方，例如银行交易或信用卡交易——我不需要采取该数据并将其移动到其他地方，移动到不同的设备或通过网络或通过 PCI 接口移动到连接 I/O 的适配器。相反，我有本地化的 AI 引擎，我可以在那里访问这些数据。我不必将它移动半米或一米或一公里即可转到不同的设备。这显然大大减少了执行 AI 的能源足迹。实际的计算本身，加法和乘法，它们仍然消耗功率。

这对生态系统的其他部分意味着复杂，因为并非每个芯片或封装都会以相同的方式做事。是德科技新市场高级经理兼数字双胞胎项目经理 Chris Mueth 表示：“为了支持生态系统和产品复杂性，仍然需要做出许多改变。” “产品复杂性是主要驱动力，因为每个人都想要更多的小型化。每个人都希望他们拥有的产品具有更多功能。所以需要更多的集成。虽然看起来我们正在接近渐近条件，但我认为我们还没有死。”

事实上，摩尔定律路线图上至少还有几个工艺节点，所有三个领先的代工厂——三星、台积电和英特尔——都有延伸到 1.x 纳米范围的路线图。“这非常重要，因为我们必须使晶体管更小，原因有两个：一个是速度，另一个是热量。当您在芯片上为无数晶体管计时时，您会产生大量热量。解决这个问题的方法是缩小所有内容，但在某个时候我们会达到一个渐近峰值。”

Rambus 的杰出发明家 Steven Woo 对此表示赞同。“现在 Dennard 缩放已经基本停止，你真的无法再可靠地降低功率了，”他说。“因此，如果你想继续获得性能，并且想继续增加计算密度，你将不得不想办法吸走热量。开箱即用的方法只有几种。那就是其中之一。”

例如，在电动汽车中，这意味着 ECU 必须在整个电气系统中电源非常有限的情况下进行设计。传统上，硬件设计人员通过添加多种模式来解决此类问题，这些模式可以被关闭和监控，以衡量系统正在做什么，例如放慢速度。

“我们在人工智能中看到的更多可能会在所有领域发挥作用的是，软件工程师真正了解系统性能和系统精度之间的权衡，”Woo 说。“如果他们在带宽、能量或其他方面受到某种限制，他们就会把它变成一个软件问题。如果他们需要更多带宽，他们可以降低数字的精度，并且专门针对降低精度或稀疏性进行训练。在人工智能领域，事物的软件端和硬件端之间有一个整体的集成视图。在过去的 20 年中，以同样的方式，考虑到缓存大小和处理器架构，程序员被迫变得更加了解架构。未来，程序员必须更加了解系统中的功率限制等问题，并尝试使用工具和 API，让他们以性能换取功耗。这种演变将会发生。需要花时间。大约一代程序员才真正明白，当你编写程序时，你不能再对架构的样子如此抽象了。在接下来的 20 年里，它可能会朝着这个方向发展。”

在汽车领域尤其如此，芯片需要随着时间的推移可靠运行，并且需要随着算法和通信协议的变化而更新。

“我们看到的一大趋势是对健康状况的监测，”Fraunhofer IIS 自适应系统部工程设计方法负责人 Roland Jancke 说。“如果您在设计时不再能够控制行为或芯片，那么您需要在运行期间进行监控并切换到备件或其他一些备份。对于汽车电子，您需要考虑操作过程中可能发生的一切。但如果你说，‘让我们根据零件故障的可能性来开发这个，’然后你投入了一些备件，那么你将超出你的预算。”

Jancke 说，关键是能够在紧急情况下故障转移到另一个系统，但这可能是一个非常复杂的过程。与芯片设计中正在进行的许多变化一样，它需要打破一些传统的孤岛，在这些孤岛中，系统、半导体、封装和软件工程师在异构架构上协同工作。

“异构架构并不是一个新概念，”Movellus 产品、营销和规划高级副总裁 Vik Karvat 说。“它在许多垂直领域得到了发展和扩展，包括移动、汽车和人工智能。现在的不同之处在于异构计算元素更大、更强大。NVIDIA 的 Hopper + Grace 解决方案、英特尔的 Sapphire Rapids 和 Falcon Shore 平台就是例证。然而，随着这些元素变得越来越大，并且数据中心计算需求和密度目标继续保持其几何增长曲线，异构单片机将过渡到异构小芯片方法以继续扩展。这需要系统、半成品和包装公司齐心协力。”

1974 年，Robert Dennard 写了一篇涉及 MOSFET 的论文，其中说随着晶体管变得越来越小，它们的功率密度保持不变。这种情况一直持续到 2005 年，当时泄漏功率开始成为问题。“这确实是摩尔定律背后的引擎，”Codasip 的高级技术营销总监 Roddy Urquhart 说。“丹纳德缩放比例和摩尔定律使您能够利用新一代的硅几何结构，基本上将晶体管数量增加一倍，并将时钟速率每代提高约 40%。有趣的是，大约在那个时候，英特尔计划推出 Pentium 5 处理器，并希望它达到 5 或 7 GHz，但由于散热问题，他们最终不得不取消它。”

处理器设计的另一个限制因素是 CMOS 时钟频率的上限，如下所示。

由于这些限制，从移动设备开始明显转向多核设计。“首先是拥有专门用于特定功能的处理器，例如用于手机图形的 GPU、专用微控制器、处理 Wi-Fi 或蓝牙等事物，”Urquhart 说。“其次，最初有用于双核的多核系统。今天，有四个核心系统可以运行像 Android 这样的东西。对于运行操作系统之类的东西，有些操作可以并行化，而另一些操作本质上是顺序的，这就是阿姆达尔定律适用的地方。”

AI/ML 等新兴挑战可以利用数据并行性来创建专门的架构来解决非常具体的问题。嵌入式设备中还有其他机会。例如，Urquhart 描述了 Codasip 一直在使用 Google 的 TensorFlow Lite for Microcontrollers 对传统的三级流水线、32 位 RISC-V 内核进行量化的一些研究。然后，该公司正在创建自定义 RISC-V 指令，以使用非常有限的计算资源加速神经网络。

Urquhart 表示，这对于物联网设备非常有效，因为物联网设备需要进行简单的传感或简单的视频处理。“对于增强现实或自动驾驶等应用，您要处理的视频数据量要大得多。利用它的方法将是利用数据的内在并行性。有很多这样的例子。据说谷歌正在使用其张量处理单元在其服务器场上进行图像识别。TPU 是一个脉动阵列，因此它处理矩阵的效率很高。这是该行业正在采取的一种方法。”

为了在计算性能方面取得进步，一种方法是采用相对传统的内核并通过额外的指令或额外的处理单元来增强它们，其中可以加速某些东西但仍保留一定数量的通用功能. “否则，你将不得不使用一些人谈论的用于 AI/ML 目的的特殊阵列，”Urquhart 说。“还有一些新颖的方法。10 年前您不会想到将模拟用于矩阵处理，但像 Mythic 这样的公司发现，出于推理目的，它们不需要超高精度。所以他们一直在利用模拟阵列来进行矩阵处理。”

这说明了当今向定制硅方法激增的趋势，这对 EDA 生态系统需要交付的内容产生了拉动效应。EDA 一直在竞相提供解决方案来解决设计团队遇到的架构、设计和验证问题。

“EDA 不推动这些事情，而是致力于使人们的发明成为可能，”Imperas Software 的首席执行官 Simon Davidmann 指出，并指出 EDA 还试图帮助那些突破一切界限的人。“通常情况下，那些突破界限的人往往会想出自己的做事方式。然后 EDA 提供帮助，使其更具成本效益、可扩展性和可共享性。然后该行业可以向前发展，并且它不会充满专有的一次性方法。如果 EDA 确实有市场，它往往会发展。如果有人有一个疯狂的想法要做某事，但没有其他人愿意那样做，EDA 不会碰它。他们将不得不自己建造它。而如果他们正在开创一种新的做事方式，这是一个普遍的问题，

它还展示了 EDA 工程师的能力。“建造半导体和架构的人非常聪明，但 EDA 必须同样聪明，才能了解他们需要什么，然后帮助他们做到这一点——并且以一种更通用、更具成本效益的方式来做，”Davidmann 说。“然而，发明者的发明与 EDA 为他们提供帮助之间存在矛盾。EDA 非常努力地接近领导者并为他们构建有效的解决方案。这些法律的改变/结束会影响 EDA，因为该行业必须像往常一样继续努力在每件事上做得更好和更多。随着架构的变化，工程团队需要新技术。EDA 倾听客户面临的挑战和战斗，然后尝试为他们提供解决方案。各种定律的终结让 EDA 世界保持警惕。您必须非常敏捷并适合 EDA 行业，否则您的技术将成为主流且无关紧要。EDA 的目标是解决世界上的设计实现问题，做得更好，并帮助客户做到这一点。”

即使考虑到管理芯片设计和 EDA 终结的传统法律的挑战，仍然有很多可能。“这实际上是一个能够解决的优化范围以及系统如何划分的问题，”西门子 EDA 数字验证技术战略总监 Neil Hand 说。

直到最近，大多数设计都依赖于最初的尽力而为的系统分解，然后对系统的每个部分进行局部实现优化。“虽然这很有效，但它留下了很多潜在的优化，”Hand 说。“释放这种潜力的关键将是新的和/或增强的工具/方法，这些工具/方法能够实现基于模型的赛博电子系统工程设计方法 (MBCSE)，包括系统内的知情功能分配。这些工具和方法将允许系统设计人员在设计过程中进行系统分析和权衡，并随着设计的发展进行监控。”

虽然这个概念并不新鲜，并且已经成功应用于其他设计学科，但它需要适应“电子设备之上”系统和传统 EDA 工具用户。Hand 指出，垂直整合的系统公司在这里有一个优势，因为他们控制着设计的所有部分，并且各个内部团队可以一起工作。“除了这些新工具和方法之外，EDA 行业还需要与行业合作建立一个能够共享系统设计数据和创建虚拟垂直集成系统公司的生态系统。因此，这不仅仅是工具和方法，还包括有效的数据和元数据共享。”

这包括工作流程。是德科技的 Mueth 观察到，工作流（workflows）是 EDA 行业发展的新前沿。

“在 EDA 技术中，很多技术在很大程度上已经成熟，”Mueth 说。“虽然每个人都在逐步取得进展并逐步解决问题，但现在最大的瓶颈是围绕这些复杂系统的工作流程。您必须考虑整个产品开发周期，因为这是手头的任务。假设您有一个团队，他们将多个职能部门的一些工作流程组合在一起，他们都在努力设计这个概念。让我们验证一下。让我们把它转移到生产中。所以它从概念到设计和设计验证，然后到原型 DVT 测试。这就是硬件领域的验证。然后是试生产，您可以在其中进行一些有限的运行，并弄清楚如何使其真正有效地用于制造。然后是制造。这意味着产品开发流程有六个主要步骤。今天的工作流程由许多手动过程组成。诀窍是删除这些，链接所有内容以共享 IP，引入数字线程，并包括数据和工具的互操作性。这必须是生态系统的一部分，但事情太复杂了，你不能再手动管理这些了。”

这将如何应用于定制设计越来越多的市场还有待观察。西门子 EDA 的 CSD 营销总监 Stuart Clubb 表示：“我们已经在许多应用中看到基于软件的 SoC 或服务器端解决方案不再足够或没有竞争力。“定制硬件加速器作为一种提供更低功耗和更高性能的解决方案，能够根据特定的应用需求调整硬件，正在取得进展。”

这些加速器中的许多加速器本质上都是高度算法化的，它们在 RTL 中的设计和验证在时间和工程资源方面仍然是一个挑战。系统公司正在通过构建自己的 SoC 来满足他们的特定需求，以适应手头的角色。相比之下，芯片公司需要以广泛的产品来应对，通常包含针对不同市场的相同加速器的变体，Clubb 说。

这就是高级综合 (HLS) 和高级验证 (HLV) 越来越受欢迎的地方。

Clubb 解释说，与传统 RTL 相比，HLS/HLV 结合使用可显着减少设计和验证时间，同时在加速器领域提供更具竞争力的解决方案。他预计这种市场需求和应用将在广泛的垂直市场中继续增长，从电池敏感的边缘应用一直到服务器场中的解决方案。“系统架构师和芯片设计师需要构建更智能、更专业的硬件，以利用可用的工艺节点和晶体管，但要注意我们现在看到的物理限制，因为阿姆达尔定律和丹纳德缩放开始弯曲和破坏，”他说。

Urquhart 还指出，计算性能的一些重大改进源于 90 年代的 ASIC 革命。

“然后，在 2000 年代初，更多的通用计算单元接管了，因为他们当时能够通过包括综合在内的 EDA 工具来完成繁重的工作，”他说。“随着过去十年向 SoC 的过渡，以及其他一些有趣的事情，例如创建小芯片和将系统封装起来，关键的推动因素之一——尤其是在 SoC 中——一直是处理器 IP 的可用性。但我们看到了它的局限性。甚至 Arm 也拥有从应用处理器到嵌入式进程的极其广泛的产品系列。如果你要获得更多的性能，你将不得不有进一步的专业化。这意味着您将不得不拥有更广泛的社区参与设计，或者更有可能对处理器内核进行微调或定制。这变成了一个 EDA 问题。处理器设计自动化有很多机会，通过设计自动化，我们将不得不让更广泛的社区来设计或修改处理器。过去，要么是英特尔和 AMD 等微处理器公司的员工，要么是 Arm、Synopsys 和 Cadence 等工艺或 IP 公司的员工，但我们将不得不向更广泛的社区开放。”

随着芯片制造商从单片解决方案转向多芯片解决方案，出现了需要创新解决方案的新的根本性挑战。“半导体供应商将面临 OCV 问题和光罩大小芯片的关闭时间问题，”Movellus 的 Karvat 说。“封装级别将面临分档和功率挑战，我们需要弄清楚如何从性能、验证和可靠性的角度使多芯片解决方案表现得像单片解决方案一样。EDA 在这方面发挥着举足轻重的作用。”

但这需要半导体设计的实质性转变。IBM 的 Jacobi 认为，半导体生态系统还没有完全理解 Dennard 缩放的终结真正意味着什么。“它将推动创新，并将推动其他变化。建筑师将通过弄清楚事情在这个世界上应该如何运作来做出更多贡献，在这个世界上，我们无法利用过去 20 或 30 年产生的来自摩尔定律和登纳德缩放的价值。这种趋势正在发生变化，架构行业变得比以往更加重要。”