英特尔，看好堆叠式 CFET 晶体管

在 Beligum 安特卫普的 ITF World 2023 上，英特尔技术开发总经理 Ann Kelleher 概述了英特尔在几个关键领域的最新发展，其中最有趣的启示之一是英特尔未来将采用堆叠式 CFET 晶体管。这标志着英特尔首次在其演示中展示这种新型晶体管，但 Kelleher 没有提供生产日期或确定的时间表。

在这里我们可以看到放大版的幻灯片，在新型晶体管周围添加了一个环。幻灯片底部的前两种晶体管类型是较旧的变体，而“2024”条目代表我们过去广泛介绍过的英特尔新型 RibbonFET晶体管。英特尔第一代采用“intel 20A”工艺节点的设计具有四个堆叠的纳米片，每个纳米片都被一个门完全包围。Kelleher 说，这种设计有望在 2024 年首次亮相。RibbonFET 使用环栅 (GAA) 设计，它可以提高晶体管密度和性能，例如更快的晶体管开关，同时使用与多个鳍片相同的驱动电流，但在面积较小。

Kelleher 的幻灯片还展示了英特尔的下一代 GAA 设计——堆叠式 CFET。互补 FET (CFET) 晶体管设计已经出现在imec 的路线图上一段时间了，但我们还没有在英特尔幻灯片上看到它，也没有听说该公司表示计划采用这种设计。提醒一下，imec 研究所研究未来的技术，并与业界合作以实现它们。

自然地，英特尔的程式化渲染与我们在上面相册的第一张图片中包含的 imec CFET 渲染之间存在一些差异，但英特尔的图片很好地传达了这一点——这种设计允许公司堆叠八个纳米片，是四个与 RibbonFET 一起使用，从而增加了晶体管密度。我们在上面的相册中还有其他三种类型的英特尔晶体管的图像——平面 FET、FinFET 和Ribbon FET。

CFET 晶体管将 n 型和 pMOS 器件堆叠在一起以实现更高的密度。目前正在研究两种类型的 CFET——单片式和顺序式。上图右侧的四个器件详细介绍了各种建议的 CFET 设计。目前，尚不清楚英特尔将采用哪种类型的设计，或者是否会设计另一种类型的实现。鉴于 imec 在其路线图上没有 CFET，直到芯片在 2032 年的时间范围内缩小到 5 埃左右，我们可能需要一段时间才能找到答案。

也就是说，不能保证英特尔会在那个时间段内瞄准 CFET：有趣的是，英特尔的幻灯片展示了其下一代 GAA 纳米片晶体管 (RibbonFET)，然后直接跳到 CFET，省略了大多数人认为将是介于纳米片和 CFET 之间。您还可以在上面的幻灯片中看到这种类型的晶体管——它是左数第二个。

鉴于英特尔的形象不是很详细，该公司可能还计划在转向 CFET 之前使用 forksheet晶体管，但它尚未选择分享细节。我们正在跟进英特尔，看看是否可以了解更多细节。

以下是 Kelleher 演示文稿中的其余幻灯片，供您细读。Kelleher 涵盖了广泛的主题，包括随着时间的推移每个晶体管支付的成本下降、晶体管的可靠性随着时间的推移而增加、日益复杂的封装过程以及转向系统技术协同优化方法的重要性为英特尔的设计工作。

Kelleher 的演讲是在 imec 的 ITF 世界会议上进行的，她通过回忆自己在 imec 的历史开始了她的演讲——近 30 年前，她作为一名学生首次在 imec 工作，最终在这家研究巨头工作了两年。在过去的 30 年里，英特尔还与 imec 建立了长期合作关系，这种合作一直持续到今天。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3406期内容，欢迎关注。