美国，投资了六个芯片项目

通过新的合作伙伴关系，美国国家科学基金会和台湾国家科学技术委员会(NSTC) 已向六个联合项目投资 600 万美元，用于先进半导体芯片设计和制造的基础研究。

新奖项将支持美国和台湾研究人员利用台湾半导体代工厂现有的先进工艺设计和制造创新半导体芯片的合作。NSF 已向参与其中的美国研究人员提供了 300 万美元。该伙伴关系以美国在台协会与驻美国台北经济文化代表处签署的《先进半导体芯片设计与制造合作谅解备忘录与实施安排》为指导。

苏珊·马古利斯 (Susan Margulies) 表示：“通过这一试点合作伙伴关系，扩大了获得最先进设施的机会，科学和工程资助机构将使美国和台湾的研究人员能够增进知识，并为未来的半导体芯片设计和制造做好劳动力准备。” ，美国国家科学基金会工程部助理主任。

这六个项目是：

据介绍，雷达技术在现代汽车应用中至关重要，可实现自动巡航控制和自动驾驶。使用先进的多天线雷达阵列有望提供更多功能和应用，包括对活人/动物和物体的无摄像头检测、三维定位和手势识别以增强用户界面。尽管有这些重要的应用，这些雷达系统仍然需要大量的研究来提高其性能，并减小尺寸和能耗。虽然汽车应用可以承受高功耗，但其他应用（例如建筑物和家庭中的传感器以及移动手势识别）要求雷达模块更小且功耗更低。

为了解决这些挑战，该项目提出的研究将探索用于工作频率为 240 GHz 的下一代雷达的低成本集成电路技术。成功实现低功耗 CMOS 240 GHz 雷达将实现高分辨率雷达和成像。下一代通信还是“6G”？可能会受益于 100 GHz 以上频谱的可用性，因此该研究将影响宽带连接，从而扩大无线接入，这是国家的一项关键优先事项。超过 100 GHz 的工作频率在生物医学成像、癌症检测、光谱学和安全领域也具有潜在的新应用。

该团队提出的研究将探索用于工作频率为 240 GHz 的下一代 MIMO 雷达的低成本 CMOS 技术。在 240 GHz 下运行有很多好处，波长比 60 GHz 小 3-4 倍，E 频段（当今的雷达）允许小型化和更高的角分辨率，以及用于全成像的大型 MIMO 阵列。

同时，由于 CMOS 技术的功率增益较低和活动限制，在如此高的频率下运行会带来许多挑战。加州大学团队关于的重点是关键构建模块，特别是 240 GHz 接收器、发射器以及频率生成和分配。

此外，谈对将解决系统和天线/封装挑战，因为功率、性能和成本对封装高度敏感。集成电路需要一种有效的方式将电源耦合到天线阵列，否则，性能优势将因转换损失而丧失。通过解决从基带到天线的整个系统，并通过密切合作，团队计划为下一代亚太赫兹雷达铺平道路。我们提出的解决方案还必须在下一代应用程序的背景下进行设计。毫米波雷达的新兴应用（包括手势识别和汽车阵列）需要对附近物体具有敏感性，而目标附近不需要的大型物体（例如桌子和墙壁）会产生大量反射，很容易淹没所需信号。这意味着下一代雷达系统需要在线性度和相位噪声方面具有更高的性能。对于下一代自动 L4/L5 驾驶系统也是如此，它需要更高的数量级，

现在，数据中心和高性能计算系统获得了显著改进，而互连带宽密度和能源效率对于支持机器学习、人工智能、传感器系统和 5G/6G 工作负载的进步是必要的。

然而，由于极端的波特率（即每秒信号的变化），传统强度调制直接检测（IMDD）光链路中的数据速率扩展存在根本限制。相干光互连提供了一种潜在的解决方案，因为它们可以调制光载波的幅度和相位，并利用双偏振 (DP) 操作来大幅增加每个波长的带宽密度。虽然相干光链路具有光谱效率，但主要挑战包括有限的硅光子调制器带宽、由于光子器件和前端电路的独立设计、对光子器件制造变化的敏感性以及通常在复杂的数字信号处理器（DSP）模块中执行的高功率接收器侧光载波恢复，高功率收发器的性能受到影响。

该项目希望通过共同设计高带宽光子器件和先进节点 CMOS 前端来解决这些重要问题，这些前端可以适应光学器件性能的变化，并利用基于双通道的高能效接收侧载流子恢复方案。环路光学锁相环（OPLL）。

该提案的研究目标是开发一种相干光互连架构，其中包括新型高带宽正交调制器和薄膜 LiNbO3 (TF-LN) 马赫-曾德尔调制器 (MZM) 和正交解调器和石墨烯光电探测器。为了实现这一目标，团队将共同设计具有动态电压频率缩放 (DVFS) 功能的节能 CMOS 发射器和高效开关稳压器，以及具有 DVFS 功能的节能 CMOS 接收器、自适应带宽前端和自动调谐正交解调器。

此外，团队还将开发一种基于光学锁相环（OPLL）的载波恢复方案，具有宽范围电子压控振荡器（VCO）调谐。应用所提出的技术将彻底改变数据中心和高性能计算系统的未来，因为它能够提供无错误编码的低延迟互连。

该项目将涉及一个由 2 名德克萨斯农工大学 (TAMU) 学生和 3-4 名国立中兴大学 (NCHU) 学生组成的跨学科团队。两组原型将使用两种先进的 CMOS 工艺、一种硅光子工艺和定制薄膜 TF-LN 集成电路来实现。项目推广活动包括交流和参观活动，其中TAMU和NCHU的学生在关键的IC设计阶段进行面对面的现场工作，并参加联合研讨会，通过工程丰富经验 (E3) 计划与高中教师互动，并通过 Spark! 向 PK-12 学生介绍基本研究概念！

而项目成果将通过纳入题为“相干光学系统”的新研究生课程的教学大纲和网站、为学术界和工业界开发在线模块以及在国家和国际期刊和会议上发表来广泛传播。

代谢物、气体和许多化学物质在结构上是独特的，并且在红外光谱带中表现出独特的吸收指纹。使用便携式设备精确检测和跟踪此类光谱具有巨大的潜力，并将实现许多应用，包括实时健康监测、气体检测、光谱学、成像、有害物质识别等。常见的红外光谱仪依赖于傅里叶变换系统（FTIR）体积大、价格昂贵、与集成电路不兼容，并且不适合实际应用。

在这里，基于美国和中国的台湾团体之间的协同合作，将展示一种在室温下运行并能够使用大量通道扫描约 1.5μm 至 10μm 范围的片上红外光谱系统。该系统依赖于美国制造的一系列小型化光谱选择性红外传感器和台湾制造的 CMOS 芯片的集成，这些芯片采用了最先进的噪声抑制和询问技术。项目所提出的片上红外光谱平台是红外技术领域向前迈出的重要一步，超越了笨重且昂贵的基于傅立叶变换的光谱仪，转变为小型化、经济实惠且可大规模生产的设备。此类系统的潜在应用包括传感、通信、成像和光谱学等。

在教育方面，该项目将为研究生和本科生提供各种科学领域的多学科培训，例如 CMOS 技术、红外传感、机械谐振器、超材料以及器件制造和表征；将研究成果与教育活动相结合，包括将研究内容纳入研究生课程并通过期刊论文和科学会议进行广泛传播；鼓励女性和西班牙裔学生参与和保留 STEM 和研究（PI 可以充当榜样）。

除此之外，该计划将促进美国和台湾研究人员之间的合作，并为长期合作伙伴关系和科学互动奠定基础。包括将研究内容纳入研究生课程并通过期刊论文和科学会议广泛传播；鼓励女性和西班牙裔学生参与和保留 STEM 和研究（PI 可以充当榜样）。

该项目的目标是展示一种片上红外光谱系统，能够使用大量并行通道扫描约 1.5μm 至 10μm 的范围，同时展现出超越室温下运行的竞争技术的性能。为此，将在加州大学戴维斯分校洁净室的单芯片上制造大型阵列光谱选择性红外传感器，而射频询问和噪声抑制方案将在台湾半导体研究所制造的 CMOS 芯片上实施（TSRI）。异构集成和封装也将在TSRI进行。关键构建模块是基于自由空间微机电系统 (MEMS) 顶部的纳米图案超薄和高 Q 超表面的红外探测器，可有效吸收具有所需光谱分布的光。每个 MEMS 旨在实现高机械品质因数并吸收目标波长，将被射频信号激发谐振，射频信号的相位和幅度会随着吸收的红外功率而变化。

为了增强系统性能，探测器的每个释放腔将包含两个 MEMS，一个用作参考，另一个用作传感器。利用参考/传感路径的 I/Q 信号，将获得并处理两个单元的相位/幅度变化，以高度抑制共模和环境噪声（电气、机械、光学、热）以及电子读出电路噪声和非理想性。

除了显着降低噪声之外，CMOS 技术的使用还允许同时询问芯片上更大的并行传感器阵列，并将其信号复用至输出通道。该计划将奠定基础，并展示小型化、超灵敏、低噪声、片上红外光谱系统，能够与在室温下运行的最先进的 FTIR 技术竞争，同时加强美国和台湾双方之间的合作伙伴关系和科学互动。

未来的无线系统，例如第六代无线网络 (6G) 提出的系统，将扩展我们现有的网络能力，并提供新兴服务，例如增强/虚拟现实、远程手术、环境传感和成像。这将需要比前几代无线网络所需的更精确的新无线电路和系统。

这项研究的目标是利用机器学习不断提高无线电路和系统的精度和准确度。这可以使无线设备更有效地运行并提供更强大的无线连接。拟议的调查还将深入了解将机器学习直接嵌入射频收发器硬件。这项研究的重点是 CHIPS 的研究，将有助于设计出有望用于 6G 的新型集成电路和集成技术。

除了调查的科学成果外，该提案还涉及美国和台湾大学之间的国际合作。教育目标是在两地合作大学之间交叉培养 4 名博士生和 4 名硕士生。研究人员还计划为其本科生和研究生电路和系统设计课程开发课程，并计划让本科生在其教育发展的早期阶段参与与该提案相关的研究。

该提案的目标是研究使用机器学习来持续校准和优化毫米波 (mmWave) 收发器硬件。这是有道理的，因为 6G 的预测扩大了毫米波和近太赫兹频谱的使用，这需要能够在更宽的瞬时带宽上灵活运行并具有更好线性度的电路和系统。商业化生产的收发器现在使用 100-1000 位进行微调和校准；

然而，许多这些调整仅在自动测试设备上对集成电路进行初始编程时执行。这创建了一个巨大的校准和优化空间，该项目将使用该空间来使用本地高效的神经形态计算内存系统来研究连续背景优化。

作为该计划的一部分，高度可调的数字发射器将与低功耗校准接收器集成，用于估计发射器参数。接收器的输出将被输入到具有内存计算（CIM）的神经形态计算加速器中，该加速器将运行控制发射器微调和校准位的校准/优化算法。

该项目分为两个阶段。在第一阶段，收发器电路和神经形态计算加速器将分别设计和表征。它们将被共同打包，以便对系统之间的接口进行初步调查。在第二阶段，第一阶段的实验结果将用于指导第二阶段的整合。第二阶段示范实验包括完全集成的系统和系统优化实验，以提高系统效率和线性度。这些实验的结果将为未来增加复杂性的系统的扩展设计提供相关信息，包括用于无线波束成形的多输入、多输出系统。

快速发展的人工智能 (AI) 和机器学习 (ML) 模型的复杂性每 3-4 个月就会翻一番，超过了 AI/ML 底层硬件加速器的发展速度。目前，人工智能/机器学习算法的部署受到硬件的限制，硬件缺乏支持新模型的灵活性和能源效率，限制了科学和工程应用（例如下一代无线系统）的进展。将 AI/ML 模型嵌入到移动、边缘和云设备中需要在不牺牲能源效率的情况下进行硬件调整。

来自加利福尼亚大学的研究人员，洛杉矶大学 (UCLA) 与国立台湾大学 (NTU) 和台湾半导体研究院 (TSRI) 联手开发和演示概念验证运行时可重构阵列 (RTRA：runtime reconfigurable array) 技术，该技术可解决能源效率和敏捷性问题现有设备。

RTRA 是一种前瞻性架构，其中灵活的 AI/ML 硬件管道可以动态重新配置，以嵌入新模型或响应动态环境。这种技术需要良好平衡的硬件和软件。简单的硬件导致复杂的软件（例如，现场可编程门阵列，或FPGA），而简单的软件导致复杂的硬件（例如，中央处理单元，或CPU）。RTRA 平衡硬件和软件以实现空间和时间灵活性。由于其独特的软硬件方法，RTRA 的时空随机化更能抵御物理攻击、逆向工程、供应链和硬件木马。项目团队将使用基于系统的跨学科方法来解决 RTRA 的几个关键挑战：1）高效的编程范式，2）硬件资源的 2D 调度，3）可以实现低级硬件潜力的高级抽象，4 ) 多程序租赁，以及 5) 流水线级别的重新配置速度（数十个时钟周期）。

该项目旨在开发一种用于人工智能/机器学习的运行时可重构阵列技术，提供亚微秒级的程序切换决策，支持多个活动程序、多尺寸编译和优先级处理。RTRA 应该可以使用 C 或 Python 等高级语言进行编程。在线硬件调度可实现快速运行时重新配置。

硬件敏捷性是通过在线动态多程序硬件调度、特定于域的可重构阵列以及用于多程序租赁的区域高效互连和灵活的数据接口来实现的。硬件包括用于控制的嵌入式处理器、系统存储器和用于异构系统集成的数据接口。

节能处理（比 FPGA 好 10 倍以上，资源利用率又提高了约 10 倍）是对现有 FPGA AI 加速器的重大改进，同时为高级 AI/ML 模型添加了时空动态。内部开发的软件工具链（从 C 或 Python 到软二进制文件）将可用于编译和测试各种 AI/ML 用例。该项目团队具有开发、测试和利用集成系统的独特能力。

从广义上讲，该技术可以快速部署新开发的算法，从而加速创新应用的部署。此外，快速重新利用硬件的能力提供了利用“暗硅”的机会。并有可能用节能的运行时可重构结构取代当今的固定功能硬件加速器。RTRA 技术预计将通过易于访问的 C 或 Python 编程来满足未来通信和 AI/ML 工作负载的需求。该项目利用美国和台湾的互补学术人才来影响半导体工程和教育。

该项目在先进芯片工程设计和制造 (ACED Fab) 计划下的合作团队将致力于在边缘计算的人工智能 (AI) 领域取得令人兴奋的进展，例如基于个性化或敏感数据的安全机器学习智能手机（一种边缘设备），无需借助远程数据中心的服务器。

该项目推出了一种新型磁阻随机存取存储器（MRAM），称为自旋转移扭矩（STT）辅助自旋轨道扭矩（SOT）-MRAM（SAS-MRAM），具有超低功耗和超快写入速度。通过共同设计 SAS-MRAM 与 CMOS 电路，该项目旨在创建节能的边缘人工智能系统。SAS-MRAM 的非易失性特性消除了待机漏电，与使用静态随机存取存储器（SRAM）的现有方法相比，边缘人工智能芯片在系统层面更加节能。

该项目的活动不仅限于技术进步，还包括 K-12 STEM 推广、本科生/研究生培训、创新和创业课程开发以及扩大微电子 STEM 领域和半导体行业中代表性不足的少数群体的参与等计划。该团队在教育和包容性方面的努力将为微电子行业的多元化和创新的未来做出贡献。开发创新和创业课程，并扩大微电子 STEM 领域和半导体行业中代表性不足的少数群体的参与。

具有超低功耗和超快写入速度的新型SAS-MRAM将与CMOS电路共同设计，以实现节能的边缘AI应用。SAS-MRAM 将通过定制后道 (BEOL) 工艺在 TN40G CMOS 芯片之上制造。该团队将系统地执行微磁仿真和 HSpice 仿真，以构建共同设计 SAS-MRAM 和 CMOS 电路所需的工艺开发套件 (PDK)。

此外，该项目将利用 SAS-MRAM 设计、优化和流片用于边缘 AI 的内存计算 (IMC) 芯片原型，该原型可以实现片上推理和训练计算。

最后，该项目将开发新的持续学习算法，可以最大限度地减少内存权重更新（即内存写入）和计算复杂性，允许人工智能系统学习新数据而不会忘记以前学到的知识。由于非易失性 MRAM 的待机泄漏功率为零，由此产生的边缘 AI 芯片在系统级的能效将显着高于基于 SRAM 的主流芯片。

由于更密集的位单元和使用共享 SOT 写入线的多位写入的延迟较低，基于 SAS-MRAM 的设备上训练/学习可能会超快。该项目可能会利用 SAS-MRAM 和内存计算来创建具有更高性能的节能 AI 系统，从而彻底改变边缘 AI 设备和系统。

NSF认为，先进的芯片设计有望降低微电子设备和系统的能耗，减少制造对环境的影响，并提高速度、容量和安全性等性能指标。应用包括人工智能、通信、计算和传感。

“结合台湾的集成电路制造能力和美国的芯片设计优势，此次合作将成为先进技术和突破性创新的驱动力。我期待未来几年台湾与美国在半导体领域有更多合作。”国家科技委员会主任吴政政表示。

这些项目得到了 NSF 先进芯片工程设计和制造计划与 NSTC 工程技术部合作的支持。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3449期内容，欢迎关注。