设计芯片，这成为了新问题

由于对提高性能和更多功能的需求超出了使用数十年来所依赖的相同技术和技术设计芯片的能力，半导体行业已开始探索一系列timing（timing）选项。

与计算中的许多元素一样，timing是一个层次结构或堆栈。它包括从将 AI 计算划分为多个部分并同时组装结果，到确保高级封装或 PCB 或终端设备上的不同组件按正确的顺序工作等一切内容。如果没有正确的timing，任何设备都无法正常工作，有些设备根本无法工作。timing影响计算的各个方面，从处理数据所需的能量和时间到这些结果的准确性。在复杂的芯片中，timing甚至需要考虑不同使用模型和压力下不同组件之间的依赖关系。

timing并不是一个新问题，但它确实变得更加复杂。石英晶体振荡器的历史可以追溯到 20 年代，当时它们被用来稳定无线电信号。它们也已在数字电路中使用了数十年。但近年来发生了很大变化。PCB 上过去的分立元件越来越多地捆绑在一起，形成异构 SoC 或高级封装，通常包含多个电源轨，并针对从移动设备到云的特定领域。

Skyworks Solutions timing产品副总裁兼总经理 James Wilson 表示：“关键基础设施细分市场是 5G 无线接入网络、数据中心和光网络。” 他指出，对更高性能、更低抖动和更集成的定时解决方案的需求正在不断增长，特别是来自基础设施市场。

然而，随着数据速度的提高，这变得更加困难。光纤和数据中心市场正在以 400Gbps 的速率加速部署，不久将达到 800Gbps，并且正在开发太比特速度。“随着网络升级到更高的带宽，硬件设计转向使用更高速的 PHY/SerDes 技术，”Wilson 说。“例如，在过去几年中，光学和数据中心从 28Gbps PHY 过渡到 56Gbps 和 112Gbps PHY。”

伴随着更高的速度而来的是更高密度的芯片，这需要更严格的容差。“更高速的网络正在推动对更高性能timing解决方案的需求，”他说。“最先进的应用现在需要小于 70 飞秒的最大参考时钟抖动。”

特别是在先进的工艺节点上，timing波动的回旋空间要小得多。因此，任何工艺变化（在 28 纳米时可能未被注意到）都可能在 5 纳米时出现重大问题，因为可用缓冲余量要少得多。

Movellus总裁兼首席执行官 Mo Faisal 表示：“变化会增加，并且随着电压的降低，变化呈指数级增长。” “因此，片上变化变成了timing裕度，变成了 f max，又回到了 V min。这是一个恶性循环，你不断地来来回回，直到你弄清楚为止。有些利润取决于技术，有些取决于功能和不同模式。例如，如果多核处理器中有不同的 P 状态，其中一半核心处于开启状态，并且您想暂时达到 100% 利用率，那么您将开启这些处理器核心，并对供电网络造成很大压力。这会导致下垂（droop），除非你对下垂做了一些聪明的事情，否则最终会侵蚀你的边际，进而侵蚀你的  Vmin ”

设备的持续缩小和功耗要求的降低是timing领域面临的巨大挑战。瑞萨电子timing产品经理Yimu Guo表示：“在某些应用中，您需要同样的抖动，但功耗要低得多，尺寸要小得多，而这变得越来越困难。”

截至目前，timing（timing）市场高度分散。每个部署都需要不同的优先级平衡。“找到正确的组合，即产品复杂性和性能的最佳结合点，同时满足尺寸和成本目标，是timing市场目前面临的挑战，”郭说。“你必须以正确的方式对其进行细分，以确保服务于市场。”

我们还需要随着时间的推移考虑性能，因为随着时间的推移，同一设备中的timing可能会发生变化，或者基于各种因素（包括用例和最终应用）在异构设计的特定部分内发生变化。问题在于没有一种解决方案或方法适用于所有设计。

“这不仅仅是一种方法论，”Movellus 的费萨尔说。“必须有一些 IP 可以检测芯片中发生的情况，然后对其进行补偿。它更多地是通过智慧来完成的，而不是仅仅拥有一种适用于任何地方的方法。根据定义，你过度设计了。但是，如果您有办法弥补芯片上发生的情况之间的差距，例如该芯片是否存在变化，那么您可以在运行时自动补偿。因此，采用单一方法论的适用于各种芯片的平台是最有效的做法。但从 PPM 的角度来看，如果你希望所有芯片都是定制的，实际上效率很低。”

timing市场的持续发展反映了过去几年电子世界的重大变化。“1978 年的一辆汽车有一个电子控制单元和八个半导体器件，”SiTime 营销执行副总裁 Piyush Sevalia 说。“2022 年的汽车将配备 80 个 ECU 和 8,000 个半导体器件。你会看到汽车中越来越多的半导体使用、更多的处理器、更多的数据传输单元——所有这些都需要timing。”

汽车可能是一个独特且具有挑战性的环境。“它必须能够在-40°C下启动，它必须能够在发动机在125°C下运行时运行，并且它必须能够在崎岖不平的道路和平坦的道路上运行。因此，固有的冲击成分发挥了作用——它在移动时不断振动，” Sevalia 说。

5G RRU（远程无线电单元）部署也是如此。“这些设备会受到自然力量的影响，”塞瓦利亚说。“我们看到的是，整个电子产品正在被部署在不再原始的环境中。”

无论您是将设备安装在体育场两侧（当人们通过体育场时会振动），还是将其安装在佛罗里达州中部的户外（必须在飓风中运行），情况都是如此。随着对规模的担忧日益加剧，这些挑战可能将继续成为首要问题。

“十年前，当我们与客户交谈时，没有提到基础设施、无线电、基站等方面的规模，”他说。“如今，他们关心的不仅仅是 XY 占用空间，还有 Z 占用空间，因为当它们在设备内部填充这些线卡时，必须有空间将空气泵入其中，以便可以带走热量出去。”

Sevalia 表示，降低功耗也日益成为优先考虑的问题，而且不仅仅是在移动物联网等更明显的领域。“即使在基础设施方面，人们也在关注电力消耗，并说我们需要降低电力消耗，”他说。“这本身就是一个挑战，因为当你试图传输更多数据时，并且当你的时钟信号需要变得清晰时，让它变得更清洁的一种方法是消耗更多的电力 - 但你不能。”

由于timing是一个层次结构，因此需要在堆栈中上下开发解决方案，跟踪数据从创建点到处理和存储的任何位置。

Sevalia 表示，满足对更不受振动、冲击和温度变化影响的终端设备需求的挑战，以及对更高性能、更低功耗和更小尺寸不断增长的需求，促使 SiTime 使用 MEMS 代替石英时钟。“人们使用石英的时间最长，因此他们认为石英参考是理所当然的，”他说。“现在我们进来并说，‘看，有一种不同的方法可以做到这一点。’”

超越石英可以提供有关温度和振动的关键优势。例如，考虑一块大板，其中心可能比边缘承受更多的板弯曲应力。“在石英外壳中，您可能必须将设备安装在电路板的边缘，这样它们就不会受到这种压力，”他说。“在我们的例子中，你可以把它放在任何你想要的地方。”

Skyworks 的 Wilson 指出，设计工程师也在寻找通过功能集成来解决其中许多问题的方法。“系统设计人员正在寻求将所有时钟生成和时钟分配统一在单个 IC 中的解决方案，”他说。“这有助于设计满足严格的性能要求，同时简化 PCB 占用空间和功率预算。”

在最近的一篇论文中，普渡大学、德州仪器和 Skyworks 的研究人员详细介绍了一种使用现有组件将声谐振器集成到芯片中的方法。

该论文的作者之一、普渡大学电气和计算机工程教授 Dana Weinstein 表示，主要目标是完全消除对片外晶体频率参考的需要。她说，石英基准“体积庞大，需要一个引脚才能将电信号传输到芯片上。它的频率太低，所以你必须增加频率。而且它的噪音很大，而且将该信号分发到芯片上的每个位置都非常耗电。”

尽管如此，她承认任何这样做的努力都面临着重大挑战。“这是一个相当复杂的几何形状，这意味着我们必须应对 CMOS 代工厂为数字电路定义和优化的许多限制，”Weinstein 说。“我们不能把所有不同的层都搞乱。我们无法选择我们的材料。因此，您必须想出创新的方法来限制振动。设计中涉及大量优化，找出堆栈中可能存在哪些振动，然后利用这些振动。”

Weinstein说，用其他材料取代传统的石英晶体并不能消除普渡大学团队试图解决的基本问题。“氮化铝和其他压电材料已经取代了无线电调谐元件中的石英，但它是一种独立类型的微加工和微电子工艺，与 CMOS 代工厂所需的功能、材料和封装不同，”她说。

Weinstein说，不同的材料和不同的封装，每个专用芯片都需要不同的制造基础设施。“因此，这给供应链、我们在美国的能力以及提升这些能力所需的时间带来了额外的脆弱性，”她说。“很多制造都发生在美国境外，尤其是现在的封装方面。”

该研究有望避免此类供应链挑战。“我们正在做的事情消除了额外的芯片，消除了其他材料，甚至消除了封装，”Weinstein说。“由于振动结构在晶体管级别嵌入 CMOS 中，因此您可以完全避免这种情况。”

与现有实践相比，无论是利用石英晶体参考还是其他方式，它还有可能减少安全漏洞。“无论哪种方式，你都必须交叉芯片（ cross chips），因此有一个引脚可以直接访问时钟，”Weinstein说。“如果时钟出现故障，如果有人设法访问该电气引脚，那么整个微处理器芯片就会受到损害。如果您可以嵌入这些参考，并且时钟没有外部引脚，那么从这个角度来看，这会使其更加安全。”

Weinstein说，单一的集成解决方案也更容易检查可能的篡改。“如果我能在芯片封装后激发芯片内部的振动，那么一旦它被送到现场，我就可以对芯片进行原位超声波成像并询问，‘它是否被篡改了？包裹还好吗？我可以随时这样做，”她说。

如果您必须将芯片发送到不受信任的站点，这种检测篡改的能力特别有用。“这种情况现在经常发生，因为我们在美国值得信赖的代工厂中不具备这些全部能力，”Weinstein说。“因此，如果我必须将其发送到这部分流程，然后将其发送到另一个国家/地区进行这部分流程，那么有人可能会篡改设计，或插入硬件木马，或弄乱一些无法检测到的接线当你拿回你的芯片时——除非你能从内部询问它。”

至关重要的是，Weinstein指出，这项研究是使用标准芯片完成的。“我们用标准 CMOS 制造了这个，”她说。“我们刚刚流片了标准 14 纳米技术，该技术可通过多项目晶圆向公众提供。之后没有对芯片进行任何特殊处理。它是直接从晶圆厂生产出来的。”

尽管如此，这种解决方案在进入市场之前仍然存在很大的限制。“虽然我们已经展示了这些芯片的谐振能力，但从这些芯片中发出的信号非常小，因此关闭反馈环路以将谐振器变成振荡器 - 变成时钟还存在额外的挑战，”Weinstein说。“所以我们正在研究可以在标准 CMOS 中实现这一点的振荡器设计。”

但她指出这需要时间。“随着铁电材料出现在更先进的技术节点中，这是值得期待的事情，并且它们准备在未来几年内这样做，”她说。“晶圆厂已经开发出了它们。现在是进入产品的问题了。一旦这扇门打开，振荡器和芯片上实际时钟的性能就只有一步之遥——进入标准技术的门槛为零。”

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3479期内容，欢迎关注。