同样大小核，英特尔、AMD 和 Arm 有什么不同？

AMD 第四代 EPYC 97×4 系列使用 L3 快取容量减半的 Zen 4c「小核」，近期也陆续传出 AMD 将在 Ryzen 7040U 处理器后期型号，采用混合 Zen 4 和 Zen 4c 的大小核组态，而 AMD Zen 5 世代将延续这种模式。那同样是大小核，英特尔、AMD 和 Arm 玩法究竟有哪些不同之处？

1、英特尔大核（P-Core） 和小核（E-Core）属不同体系，前者起于 Core，后者源于 Atom，后来因 AVX-512 指令集问世，追求节能的小核就无福消受会激增晶面面积和耗电量的怪兽。

所以即使英特尔小核从 Alderlake 搭载的 Gracemont 效能有重大突破，相同功耗时，单核单执行绪性能比 Skylake 高 40%，相同性能时功耗降低超过 40%，四核 Gracemont 对上双核 Skylake 时，领先幅度更拉到 80%，但 Gracemont（Alderlake、Raptor Lake）和后继 Crestmont（Meteor Lake、Sierra Forest）还是只有 AVX2，让大核不得不关闭 AVX-512 指令集，以维持大小核的软件兼容性。很讽刺的是，英特尔就这样平白把 AVX-512 优势送给 AMD，商业蒙受重大损失后才匆忙想亡羊补牢。

英特尔补洞方法是另外定义 AVX10 指令集，让大小核可同时执行「256 位元化」的 AVX-512 变种，顺便统一混乱不堪的历代版本。但要等到新型小核问世，还需要好一段时间。为何英特尔不在小核仿照 AMD 的「资料路径砍半偷吃步」方法，这就真的让笔者摸不着头绪了。

2.AMD 方法就比较直截了当：让每个核心分到的 L3 快取容量砍半，调低时脉，其余完全相同。AMD 好处在不会有软件兼容性和效能调校问题（无论 Zen 4 还是 Zen 4c 都基于相同微架构，也都有 AVX-512 和 BF16），且节省研发成本，缺点是能缩小幅度和可削减功耗很有限。以台积电 5 纳米制程 Zen 4c 为例，缩减面积也只有 35%，4 纳米还得再观察，或许 AMD 还握有不为人知的怪招。

3.主导手机市场的 Arm 就极单纯：终极效能的大核（Cortex-X）、高度能效的中核（Cortex-A700）和极致省电的小核（Cortex-A500），TCS23（Total Compute Solution 2023）全部统一为 Arm v9.2 架构。

行文至此，就来看看苹果。苹果类似英特尔个别打造截然不同大小核，但应该没有指令集兼容性差异。对标榜「极简主义的华丽」的苹果，看起来也不会像 Arm 搞出三种核心。

话说回来，假以时日，当 AMD 拥有足够研发能量，会不会也回到「推土机」和「山猫」分立策略，就让我们慢慢等着看。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3524期内容，欢迎关注。