求问：偶这样的状况是否可以转去学法律？ - 未名空间MITBBS历史存档

国际科技财经博客移民网络热点娱乐民生时事公众号

Redian新闻

>未名空间

>Law - 律师事务所

求问：偶这样的状况是否可以转去学法律？

求问：偶这样的状况是否可以转去学法律？# Law - 律师事务所

T*t2008-12-01 08:12

1 楼

【以下文字转载自 Stock 讨论区】
发信人: afisher (飞), 信区: Stock
标题: FAST－不谈股票，只谈公司
发信站: BBS 未名空间站 (Mon Mar 24 16:06:42 2008)
Fasternal Company, NASDAQ: FAST
前一阵意外的发现了这个公司，简单调查了一下，发现很有意思，有兴趣的可以研究研
究。没有推荐大家买的意
思，虽然我自己准备把它作为中长期投资的对象考察。
这个公司业务很简单，最早是从生产销售fastener开始，后来逐渐扩展到其他机械零件
。主要是销售，公司的目标
是grow through customer service. 公司所处的行业听起来很boring，不过也正符合
peter lynch喜欢的类型（参
见one up on wall street)，因为boring意味着竞争者不会太多。
这个公司最让我惊奇的地方在于其稳定的增长，一个公司一两年盈利激增没什么，但是
稳定的增长就不容易了。查
了一下历年10K中纪录的自90年以来的diluted eps, 年增长在15％以下的有以下年份，
括号

s*l2008-12-01 08:12

2 楼

真心请教个问题啊，谢谢。

m*n2008-12-01 08:12

3 楼

1 国内本博（化学专业）
2 本科的GPA<3.5（当年偶们学校年级第一3.6)，博士生时的没有算GPA
3 现在在这边做postdoc（化学）
想转行学法律，
看到申请法学院不止要考LSAT，还要本科成绩？还要3封推荐信？还要自我陈述？很茫
然，完全不搭边的专业怎么处理呢？
请达人指教！

s*l2008-12-01 08:12

4 楼

芯片中集成了四个完全相同的PLL，当其中的某两个PLL同时工作时，四个PLL的性能会
突然变得很差，phasenoise curve中offset frequency 80KHZ左右有一个明显的尖峰，
四个PLL仍然能够锁定。而其它PLL同时打开虽然也有影响，但远远小于刚才那种情况。
奇怪的是，这两个带来坏处的PLL在LAYOUT中的位置并不是靠得最近的。同时工作时，
这四个PLL的四个输入时钟38Mhz,之间的相位关系随机，PLL output clock=622MHZ,
vco clock=2.44Ghz，四个PLL的电源在PCB上连在一起，由一个pi型网络供电。

【在 s********l 的大作中提到】

: 真心请教个问题啊，谢谢。

M*k2008-12-01 08:12

5 楼

JD没有专业限制的喜欢就试试吧加油

a*i2008-12-01 08:12

6 楼

看起来电源和地线上引起干扰的可能性比较大。
就算不是，现在你唯一能做的就是改电源和地线了。
pi型网络是指
vcc-----------------------------
| | | |
load load load load
| | | |
gnd-----------------------------
这样的形状吗？

【在 s********l 的大作中提到】

: 芯片中集成了四个完全相同的PLL，当其中的某两个PLL同时工作时，四个PLL的性能会
: 突然变得很差，phasenoise curve中offset frequency 80KHZ左右有一个明显的尖峰，
: 四个PLL仍然能够锁定。而其它PLL同时打开虽然也有影响，但远远小于刚才那种情况。
: 奇怪的是，这两个带来坏处的PLL在LAYOUT中的位置并不是靠得最近的。同时工作时，
: 这四个PLL的四个输入时钟38Mhz,之间的相位关系随机，PLL output clock=622MHZ,
: vco clock=2.44Ghz，四个PLL的电源在PCB上连在一起，由一个pi型网络供电。

a*a2008-12-01 08:12

7 楼

理工科转法律大有人在，只要lsat成绩好就行了

【在 m****n 的大作中提到】

: 1 国内本博（化学专业）
: 2 本科的GPA<3.5（当年偶们学校年级第一3.6)，博士生时的没有算GPA
: 3 现在在这边做postdoc（化学）
: 想转行学法律，
: 看到申请法学院不止要考LSAT，还要本科成绩？还要3封推荐信？还要自我陈述？很茫
: 然，完全不搭边的专业怎么处理呢？
: 请达人指教！

c*l2008-12-01 08:12

8 楼

可能是vcc前接了个pi滤波？

【在 a**i 的大作中提到】

: 看起来电源和地线上引起干扰的可能性比较大。
: 就算不是，现在你唯一能做的就是改电源和地线了。
: pi型网络是指
: vcc-----------------------------
: | | | |
: load load load load
: | | | |
: gnd-----------------------------
: 这样的形状吗？

m*n2008-12-01 08:12

9 楼

多谢多谢！

d*o2008-12-01 08:12

10 楼

不是，一般是一个电容，一个电感，再一个电容
和pi的形状相似
4个PLL每个都应该有自己的pi network滤波

【在 a**i 的大作中提到】

c*l2008-12-01 08:12

11 楼

问题：
为什么这样的pi型滤波就是又简单又好的？？

【在 d****o 的大作中提到】

: 不是，一般是一个电容，一个电感，再一个电容
: 和pi的形状相似
: 4个PLL每个都应该有自己的pi network滤波

s*l2008-12-01 08:12

12 楼

谢谢以上几位的回复.pi网络指的是两电容一电感,接在DC-DC与四个PLLVDD之间.另外又
在每个PLLVDD PIN脚旁都加一个100pF的电容.
我有几个疑问,
1.如果真的存在injection pulling的话,是不是一定会有PLL不锁定(或说输出频率不是
N*Fref)???
2.在相同电路配置情况下,injection pulling是随机出现的吗,也就是多次测试会出现
结果不同的情况?有时有pulling有时又没有.

d*o2008-12-01 08:12

13 楼

block noise in two directions.

【在 c*******l 的大作中提到】

: 问题：
: 为什么这样的pi型滤波就是又简单又好的？？

c*l2008-12-01 08:12

14 楼

i c
cool

【在 d****o 的大作中提到】

: block noise in two directions.

a*i2008-12-01 08:12

15 楼

还要看你PCB上电源线、地线的layout的情况。长一点的导线都有电感效应或
Transmission
line效应。
很有可能。由温度等环境因素轻微地影响电路的特性后，测试结果很有可能会不一样。
injection lock是个很敏感的东西，谐振频率相近的情况下很弱的信号就能影响它。

【在 s********l 的大作中提到】

: 谢谢以上几位的回复.pi网络指的是两电容一电感,接在DC-DC与四个PLLVDD之间.另外又
: 在每个PLLVDD PIN脚旁都加一个100pF的电容.
: 我有几个疑问,
: 1.如果真的存在injection pulling的话,是不是一定会有PLL不锁定(或说输出频率不是
: N*Fref)???
: 2.在相同电路配置情况下,injection pulling是随机出现的吗,也就是多次测试会出现
: 结果不同的情况?有时有pulling有时又没有.

s*l2008-12-01 08:12

16 楼

谢谢anti有价值的提醒,但这几个PLL都是振荡在相同频率上的,还会有pulling现象吗?

【在 a**i 的大作中提到】

:
: 还要看你PCB上电源线、地线的layout的情况。长一点的导线都有电感效应或
: Transmission
: line效应。
: 很有可能。由温度等环境因素轻微地影响电路的特性后，测试结果很有可能会不一样。
: injection lock是个很敏感的东西，谐振频率相近的情况下很弱的信号就能影响它。

a*i2008-12-01 08:12

17 楼

这些PLL的参考信号源是同一个吗？如果是，那应该就算有pulling，还是在相同的频率
上，只是相位关系同没有pulling的情况不一样了。
如果时钟不是同源的，那频率总会有细微的差别，发生pulling后某一个PLL就不能锁
频了。

【在 s********l 的大作中提到】

: 谢谢anti有价值的提醒,但这几个PLL都是振荡在相同频率上的,还会有pulling现象吗?

t*m2008-12-01 08:12

18 楼

这4个PLL有各自的VCO吗？VCO的输出是如何连接的？
你提到这4个PLL的REF CLK 是不同相的，这样会使VCO之间有频率差（BEAT FREQUENCY).
如果几个VCO的输出有耦合，会产生混频效应，VCO是非线性器件。你的80KHz有可能是
由输入时钟频差倍频而来的。

【在 s********l 的大作中提到】

s*l2008-12-01 08:12

19 楼

一个RINGVCO PLL产生基准时钟同时给四个DDS，DDS产生的时钟再供给四个PLL，四个
DDS的输出时钟频率可独立配，相位随机，所以PLL的参考时钟是非同源的。同时工作时
这四个PLL都可以锁定，只是相噪挺差。

【在 a**i 的大作中提到】

: 这些PLL的参考信号源是同一个吗？如果是，那应该就算有pulling，还是在相同的频率
: 上，只是相位关系同没有pulling的情况不一样了。
: 如果时钟不是同源的，那频率总会有细微的差别，发生pulling后某一个PLL就不能锁
: 频了。

s*l2008-12-01 08:12

20 楼

s*l2008-12-01 08:12

21 楼

每个PLL都有自已的VCO，输出经CML送出。任何两个VCO之间的距离约1mm，VCO间耦合的
可能性很小。

FREQUENCY).

【在 t*****m 的大作中提到】

: 这4个PLL有各自的VCO吗？VCO的输出是如何连接的？
: 你提到这4个PLL的REF CLK 是不同相的，这样会使VCO之间有频率差（BEAT FREQUENCY).
: 如果几个VCO的输出有耦合，会产生混频效应，VCO是非线性器件。你的80KHz有可能是
: 由输入时钟频差倍频而来的。

t*m2008-12-01 08:12

22 楼

那你的4个PLL应该算是同相的，因为4个DDS是公用一个参考源的。虽然4个DDS每次启动
的时候相差不定，但是启动后是有固定相差的。所以参考源频差应该不是问题。

【在 s********l 的大作中提到】

: 一个RINGVCO PLL产生基准时钟同时给四个DDS，DDS产生的时钟再供给四个PLL，四个
: DDS的输出时钟频率可独立配，相位随机，所以PLL的参考时钟是非同源的。同时工作时
: 这四个PLL都可以锁定，只是相噪挺差。

t*m2008-12-01 08:12

23 楼

四个VCO锁定后有频差吗？另外看一下VCO各自的电源去藕。还有你的PLL的鉴相器是工
作在什么频率？

【在 s********l 的大作中提到】

: 每个PLL都有自已的VCO，输出经CML送出。任何两个VCO之间的距离约1mm，VCO间耦合的
: 可能性很小。
:
: FREQUENCY).