三星3nm，火力全开

过去几年，三星晶圆厂为了追赶台积电做了很多努力，而在今天，他们公布了一系列的合作，彰显了他们在晶圆市场更进一步的决心。

全球技术基础设施高速连接领域的全球领导者Alphawave Semi宣布扩大与三星的持续合作，将 3nm 工艺节点纳入其中。

三星 Foundry平台客户现在受益于 Alphawave Semi 最先进的高性能连接 IP 和小芯片技术，包括 112 千兆位每秒 (Gbps) 以太网和 PCI Express Gen6/CXL 3.0 接口，用于构建复杂的片上系统(SoC) 需要跟上数据密集型应用快速增长的需求，例如生成 AI 和全球数据中心所需的相关基础设施。

“Alphawave Semi 是 Samsung Foundry 的重要合作伙伴，因为他们是高性能连接 IP 和小芯片解决方案领域公认的行业领导者，”三星电子 Foundry IP 开发企业执行副总裁 Jongshin Shin 说。“我们很高兴与 Alphawave Semi 在多个客户设计和工艺世代方面进行深入合作，包括 5nm 和 4nm，以及现在的 3nm。我们期待在 2023 年及以后有更多机会在 Samsung Foundry 平台中利用 Alphawave Semi 的连接 IP。”

“由于生成人工智能的兴起，数据中心连接正在经历一场显着的转变，开创了一个高性能芯片芯片时代。Alphawave Semi 技术除了支持 AI 基础设施外，还支持容纳 AI 解决方案的数据中心的连接，”Alphawave Semi 首席执行官兼联合创始人 Tony Pialis 表示。“我们很高兴将与 Samsung Foundry 的深度合作扩展到 3nm 节点，利用我们最先进的高速连接 IP 技术，为超标量和数据基础设施客户提供新水平的性能、灵活性和可扩展性。”

Alphawave Semi 的高性能连接 PHY IP，包括 112 Gbps 以太网和 PCIe Gen6/CXL3.0，以及 Universal Chiplet ExpressTM (UCIeTM)，可用于三星 Foundry 节点。Alphawave Semi 还将它们作为完全集成的 IP 子系统与控制器 IP 一起提供。

Synopsys, Inc.宣布与Samsung Foundry达成扩展协议，以开发广泛的 IP 产品组合，以降低设计风险并加速汽车、移动、高性能计算 (HPC) 的芯片成功和多芯片设计。

该协议扩大了 Synopsys 与三星的合作，以增强 Synopsys 为三星先进的 8LPU、SF5、SF4 和 SF3 工艺提供的 IP 产品，包括基础 IP、USB、PCI Express、112G 以太网、UCIe、LPDDR、DDR、MIPI 等。此外，新思科技将为三星的 SF5A 和 SF4A 汽车工艺节点优化 IP，以满足严格的Grade 1 或 Grade 2 温度和 AEC-Q100 可靠性要求，使汽车芯片设计人员能够减少设计工作量并加快 AEC-Q100 认证。用于 ADAS SoC 的汽车级 IP 将包括设计故障模式和影响分析 (DFMEA) 报告，可为汽车 SoC 应用节省数月的开发工作。

Synopsys 的 IP 管理和战略产品高级副总裁 John Koeter 表示：“我们与三星在 EDA 和 IP 方面的广泛合作优化工作帮助汽车、移动、HPC 和多芯片系统架构师应对为先进工艺技术设计芯片的固有挑战。” “我们长达数十年的合作得以扩展，为设计师提供了一条低风险的途径来实现他们的设计要求，并迅速将差异化产品推向市场。”

三星电子代工 IP 开发公司执行副总裁 Jongshin Shin 表示：“作为我们的主要 IP 合作伙伴，三星与 Synopsys 的长期合作通过三星每一代技术进步提供对高质量 IP 的访问，使我们的共同客户受益。” . “将这种合作伙伴关系扩展到三星的全系列先进节点，使设计人员能够获得业界最广泛的 IP 组合，使他们能够以更低的风险和更快的上市时间满足目标应用的性能、功率和面积要求。”

据报道，可用或正在为三星工艺开发的 Synopsys IP 包括逻辑库、嵌入式存储器、TCAM、GPIO、eUSB2、USB 2.0/3.0/3.1/4.0、USB-C/DisplayPort、PCI Express 3.0/4.0/5.0/6.0、112G 以太网、多协议 16G/32G PHY、UCIe、HDMI 2.1、LPDDR5X/5/4X/4、DDR5/4/3、SD3.0/eMMC 5.1、MIPI C/D PHY 和 MIPI M-PHY G4/G5。

Cadence Design Systems, Inc.宣布已与Samsung Foundry签署了一项多年期协议，以扩大 Cadence 设计 IP 组合在三星 Foundry SF5A 工艺技术上的可用性，这是最新的支持汽车应用的 5nm 工艺变体。通过该协议，联合客户可以获得来自三星先进代工生态系统（SAFE）合作伙伴Cadence的完整设计IP解决方案，包括112/56/25/10G PHY/MAC、PCI Express（PCIe）6.0/5.0/ 4.0/3.1 PHY/控制器、通用小芯片互连高速 (UCIe) PHY/控制器、USB3.x PHY/控制器以及用于 GDDR6 和 DDR5/4 的完整 PHY 和控制器产品。

该协议还包括在 Samsung Foundry 先进的 SF3 技术上启用最新的 DDR5 8400+ 和 GDDR7 解决方案，为寻求高性能、高带宽内存接口解决方案以设计生成 AI/ML 的领先客户提供面向未来的迁移路径、超大规模和高性能计算 (HPC) 应用程序。Cadence 设计 IP 解决方案提供最佳功率、性能和面积 (PPA) 以及丰富的功能集，以实现大规模 SoC 设计的不折不扣的差异化、多功能性和创新。此外，Cadence 通过集成 PHY 和控制器 IP 提供完整的子系统交付，以简化集成、最大限度地降低风险并加快上市时间。

“多年来，Cadence 和三星一直在三星 EDA 和 IP 生态系统支持方面密切合作。通过这个新的多年 IP 扩展计划，我们进一步巩固了我们的承诺，使共同客户能够获得基于 SF5A 技术的完整设计 IP 组合以及基于 SF3 的领先 DDR5 8400+ 和 GDDR7/6 解决方案，”Jongshin Shin 说, 三星代工厂执行副总裁兼 IP 生态系统负责人。

“Cadence 致力于扩展我们的 IP 产品组合，以满足客户不断变化的设计需求，”Cadence IP 集团产品营销副总裁 Rishi Chugh 说。“通过与三星的合作，我们可以提供丰富的高性能 IP 和具有竞争力的 PPA，以满足 HPC、AI/ML、网络、存储和汽车应用的最苛刻要求。在 SF3 上开发最新的 GDDR7 IP 证明了我们在该细分市场的领导地位。”

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3433期内容，欢迎关注。