台积电，为两大客户试产2nm

外媒报导，全球晶圆代工龙头台积电不但已开始开发 2 奈米制程，拉大了与竞争对手的差距，而且台积电最近也开始准备为 Apple 和 NVIDIA 开始试产 2 奈米产品。另外，为了开发 2 奈米制程技术，台积电将派遣约 1,000 名研发人员前往位在竹科，目前正在建设中的 Fab 20 晶圆厂工作。

外媒 Patently apple 报导指出，三星电子于 2022 年 6 月采用 GAA 技术开始量产 3 奈米制成芯片，比台积电提前 6 个月，成为全球首家量产该制程技术的企业。而受到三星先发制人的冲击，台积电高层多次公开 2 奈米制程技术的发展计划，形成先进制程发展竞赛。

除了台积电之外，先前宣布计划在 2021 年重新进入晶圆代工业务的处理器大厂英特尔 (intel) 也加入了先进制程研发竞赛。这家美国半导体大厂在当地时间 6 月 1 日的在线活动中公布了其芯片背面电源解决方案 PowerVia 的技术发展、测试数据和路线图，开始扩大其在晶圆代工产业的影响力。据报导，当前的台积电还在开发芯片背面供电的技术，目标是到 2026 年使用该技术。

此外，英特尔设定了一个目标，就是在 2024 年下半年将其代工技术推进到 1.8 奈米的节点。3 月，该公司制定了一项计划，就是藉由与 ARM 建立合作伙伴关系，达成 1.8 奈米制程技术的量产。不过，市场人士也存在一些不确定看法，认为即使英特尔按照路线图取得成功，但最终要达到收支平衡，对公司来说仍是一个很大的挑战。

报导还说明了台积电另一竞争对手三星的情况，就是三星 DS 部门总裁 Kyung Kye-hyun 于 5 月初的一次演讲中表示，三星计划超越台积电，目标就是从比台积电更早使用 GAA 技术的 2 奈米制程开始。

事实上，台积电除了先进制程之外，也透过先进封装技术来维持技术的领先。不久前，台积电就宣布先进封测六厂启用正式启用，成为台积电首家达成前后端制程 3DFabric 整合一体化自动化先进封测厂和测试服务工厂。同时，也为 TSMC-SoIC （系统整合芯片）制程技术的量产做准备。先进封测六厂的启用，将使台积电对 SoIC、InFO、CoWoS、先进测试等各项 TSMC 3DFabric 先进封装与硅堆栈技术，拥有更完整及灵活的产能规划之外，也带来更高的生产良率与效能协同效应。

台积电营运／先进封装技术暨服务、质量暨可靠性副总经理何军表示，微芯片堆栈是提升芯片效能与成本效益的关键技术，因应强劲的三度集成电路 (3DIC) 市场需求，台积电已完成先进封装及硅堆栈技术产能的提前部署，透过 3DFabric 平台提供技术领先与满足客户需求产能，共同实现跨时代科技创新，成为客户长期信赖的重要伙伴。

台积电在其 2023 年欧洲技术研讨会上透露了有关其即将推出的 N2 和 N2P 工艺技术的更多细节。这两个生产节点的开发都考虑到了高性能计算 (HPC)，因此，它们具有许多专门设计用于改进的增强功能表现。同时，鉴于大多数芯片旨在改进的性能效率重点，低功耗应用也将利用台积电的 N2 节点，因为与前代产品相比，它们自然会提高每瓦性能。

“N2 非常适合我们今天所处的节能计算范式，”负责代工厂高性能计算业务部门的台积电业务发展总监 Yujun Li 在公司 2023 年欧洲技术研讨会上说。，在整个电压供应范围内，N2 相对于 N3 的速度和功率优势非常一致，使其同时适用于低功率和高性能应用。”

台积电的 N2 制造节点 ——该代工厂第一个使用纳米片环栅 (GAAFET) 晶体管的生产节点——承诺在相同的功率和复杂性下将晶体管性能提高 10-15%，或者在相同的时钟速度和晶体管数量。在提高晶体管性能方面，功率传输是基石之一，而台积电的 N2 和 N2P 制造工艺引入了多项与互连相关的创新，以挤压一些额外的性能。此外，N2P 引入背面电源轨以优化功率传输和die面积。 

N2 带来的创新之一是超高性能金属-绝缘体-金属 (SHPMIM：super-high-performance metal-insulator-metal) 电容器，可增强电源稳定性并促进片上去耦。台积电表示，与几年前为 HPC 推出的超高密度金属-绝缘体-金属 (SHDMIM) 电容器相比，新型 SHPMIM 电容器的容量密度提高了 2 倍以上（与上一代 HDMIM 相比，其容量增加了 4  倍） . 与 SHDMIM 相比，新的 SHPMIM 还可以将 Rs 薄层电阻（欧姆/平方）降低 50%，并将 Rc 通孔电阻与 SHDMIM 相比降低 50%。

降低电力传输网络中电阻的另一种方法是重新设计再分配层 (RDL)。从其 N2 工艺技术开始，台积电将使用铜 RDL 代替今天的铝 RDL。铜 RDL 将提供类似的 RDL 间距，但会将薄层电阻降低 30%，并将通孔电阻降低 60%。

SHPMIM 和 Cu RDL 都是台积电 N2 技术的一部分，预计将在 2025 年下半年（大概是 2025 年很晚）用于大批量制造 (HVM)。

使用背面供电网络 (PDN) 是 N2P 的另一项重大改进。背面电源轨的一般优点是众所周知的：通过将电源轨移到背面来分离 I/O 和电源线，可以使电源线更粗，从而降低线路后端 (BEOL) 中的通孔电阻)，这有望提高性能并降低功耗。此外，去耦 I/O 和电源线可以缩小逻辑面积，这意味着成本更低。 

在其 2023 年技术研讨会上，该公司透露其 N2P 的背面 PDN 将通过减少 IR 压降和改善信号，将性能提高 10% 至 12%，并将逻辑面积减少 10% 至 15%。当然，现在这种优势在具有密集供电网络的高性能 CPU 和 GPU 中会更加明显，因此将其移到后面对它们来说意义重大。

Backside PDN 是台积电 N2P 制造技术的一部分，将于 2026 年底或 2027 年初进入 HVM。 

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3437期内容，欢迎关注。