奇捷科技CEO魏星：数字芯片设计的逻辑功能自动化修复技术解析｜国产EDA技术公开课预告

8月起，智东西公开课策划推出「国产EDA技术公开课」，聚焦EDA国产替代风潮下的技术产品创新。公开课现阶段上线4讲，邀请到海思EDA首席架构师黄宇、芯华章验证产品及解决方案总监高世超、上海立芯董事长陈建利、奇捷科技CEO魏星四位技术决策者和创始人参与，主讲EDA前沿技术、形式验证、布局布线以及逻辑功能自动化修复技术。

「国产EDA技术公开课」前三讲已顺利完结。海思EDA首席架构师黄宇、芯华章验证产品及解决方案总监高世超和上海立芯董事长陈建利分别以《EDA前沿技术洞察》、《高性能形式验证提升新一代大规模芯片设计验证效率》和《超大规模数字电路布局布线EDA工具的机遇与挑战》为主题进行了直播讲解。错过直播的朋友可以点击底部【阅读原文】收看完整回放。

在复杂的芯片设计流程中，bug难以避免。如果在芯片设计早期发现bug，可以通过重走实现流程来改正，而如果在后期流片阶段发现bug纠错的代价就太大了，因为要纠正这些错误需要重新考虑逻辑综合、测试设计、布局布线和时序收敛等多个设计阶段，甚至整个设计过程都要重新来过。

通常的解决办法就是ECO。ECO简单来说就是手动修改集成电路的过程，针对静态时序分析和后仿真中出现的问题，对电路和单元布局进行小范围的改动，修复bug。

奇捷科技致力于为功能性ECO创建颠覆性算法，其EasylogicECO使用了独创的全自动算法可以快速生成最小最优化的补丁逻辑，除了可以满足RTL的逻辑功能改动外，同时还可以兼顾其他设计要求，如支持扫描链拼接更新、保持低功耗设计约束、生成补丁考虑物理实现时的时钟树和布线延迟等。EasylogicECO能够帮助设计团队最快时间完成从 RTL 更改到最终布局布线阶段时序收敛的ECO任务。

9月5日19：30，「国产EDA技术公开课」第四讲将开讲，由奇捷科技CEO、CTO、联合创始人魏星博士主讲，主题为《数字芯片设计的逻辑功能自动化修复技术解析》。

此次公开课，魏星博士首先会介绍逻辑功能修复技术的定义，然后针对奇捷科技Functional ECO、DFT ECO、Low Power ECO三大技术进行重点解读。

对「国产EDA技术公开课」感兴趣的朋友，可以扫描下方二维码添加小助手陈晨进行报名。已经添加陈晨的老朋友，可以给陈晨私信，发送“EDA04”即可报名。

同时为了便于交流，针对「国产EDA技术公开课」还将设置专属交流群，并邀请主讲人入群。想要加入的朋友，也可以添加陈晨进行申请。