存储技术，未来怎么发展？

全球最大的半导体器件技术和工艺技术国际会议“IEDM（国际电子器件会议）”将于2023年12月9日至13日在美国加利福尼亚州旧金山举行。会上，将会发布一系列未来的存储技术，让我们来盘点一下。

今年的“内存”领域是一个特别热门的话题。与以往不同的是，有关DRAM技术的研究出版物数量大幅增加。去年的IEDM 2022上，“DRAM著名演讲”太少了，甚至没有进入列表。然而，今年这个数字已经增加到需要三张列表才能介绍著名讲座的程度。值得一提的是，值得关注的讲座数量达到了9场。

此外，我惊讶地发现仍然有针对大容量非易失性存储器的交叉点存储器的活跃研究出版物。这是因为英特尔和美光科技（以下简称“美光”）退出了3D XPoint存储器，人们认为研究热情已经降温。

下面我们将介绍“DRAM”、“3D NAND闪存”、“XPoint存储器”、“磁阻存储器（MRAM）”和“铁电存储器（FRAM）”的著名讲座。

关于下一代 DRAM 单元技术，已经公布了将单元面积缩小至 4F2 的成果。这里，“F2”表示设计规则“F”(对应于最小加工尺寸)的平方，“4”表示F2的四倍。原则上，与当前大容量DRAM中使用的6F2单元相比，存储单元面积可以减少到三分之二。

三星电子（以下简称三星）开发了自对准三栅极 FET/GAA FET 技术，该技术面向未来，基于 4F2 的 DRAM 单元技术（演讲编号 6-1）。

来自中国的存储厂将和其他联合研究小组将宣布用于下一代 4F2 DRAM 单元的高性能、低 SS GAA 无结垂直沟道晶体管 (VCT) 技术 (6-2)。该电容器为正六角柱型叠层型。

三星还开发了用于 10 纳米以下代 4F2 DRAM 单元的单栅极 IGZO 垂直沟道晶体管 (VCT) 技术 (6-3)。单元阵列单片堆叠在核心电路和外围电路的顶部。

随着 DRAM 技术节点进入 10nm 以下一代，使用 4F2 单元的面积缩小已接近极限。3D DRAM 单元是一个强有力的替代方案。通过消除对电容器的需要，可以更容易地通过三维堆叠来增加密度。它也被称为“2T0C 单元”，因为一个单元通常由两个晶体管组成。

Macronix International（以下简称Macronix）开发了采用门控晶闸管和Crossbar结构的无电容器3D DRAM技术。缩短单元间距和改善信号传感使得增加交叉结构的层数变得更加容易。

三星将宣布名为“3-STAR”的无电容器 DRAM 技术 (6-6)。可堆叠晶体管阵列（具体来说，它似乎是晶闸管阵列）用作 DRAM 单元阵列。

此外，中国科学院微电子研究所还将发布三项以及其他多项采用IGZO作为沟道材料的垂直沟道晶体管（VCT）的无电容DRAM技术。一种是单片堆叠单栅极IGZO垂直沟道晶体管技术（演示编号6-7），另一种是具有两层IGZO沟道的双晶体管/单元技术，第三种是具有两层IGZO沟道的双晶体管/单元技术。是双栅极 IGZO。这是使用晶体管的多位 DRAM 单元技术。

关于“3D NAND闪存”，三星将进行邀请演讲，探讨实现具有超过1,000个堆叠单元晶体管层的高密度3D NAND闪存所面临的挑战。

Kioxia和西部数据（以下简称WD）的联合研究团队描述了一种用于3D NAND闪存的晶圆键合技术，该技术实现了3.2 Gbps的高输入/输出速度和205 MB/s的高速写入吞吐量。这是新一代 3D NAND 闪存的基本技术，两家公司将其称为“BiCS8（第 8 代）”。

三星还提出了 QLC（4 位/单元）型 3D NAND 闪存的设计指南，该闪存结合了用于电荷捕获的铁电 FET。

在“Crosspoint Memory”中，三星将公布仅使用 OTS（ovonic 阈值开关）选择器的 64Gbit 大容量非易失性存储单元阵列的原型设计结果。OTS选择器的尺寸非常短，为16nm见方。读访问时间为 56ns（破坏性读）。读周期寿命为109 个周期，写周期寿命为108个周期。

美光将在邀请讲座中解释 3D 交叉点存储技术的现状并展望未来。这也是一场备受期待的讲座，因为这将是开发人员首次概述基于硫族化合物的交叉点存储技术“3D XPoint”。

台积电将展示使用一个选择器和一个 STT-MRAM 的低电压、长寿命、高密度嵌入式存储器技术。选择器是 SiNGeCTe 复合阈值开关。重写循环寿命为100万次循环。电源电压很低，不到1.8V。

关于“磁阻存储器（MRAM）技术”，Avalanche Technology 开发了一种高容量 8Gbit STT-MRAM，具有改进的耐辐射性，可用于太空。长期可靠性高，125℃下数据保存期超过10年，重写循环寿命超过10的14次方。

Kioxia 已使用 14nm 技术为 1Znm 代高速 STT-MRAM 制作了磁性隧道结 (MTJ) 原型。写入时间很短，仅为 5ns。90℃下数据保存期超过10年。imec 研究了使用栅极电压控制自旋轨道扭矩 (VGSOT) 的多柱 MRAM 的小型化。预期用途是最后一级缓存 (LLC)。据说可以缩小到1.4nm节点（14A节点）。

关于“铁电存储器”，包括索尼半导体解决方案公司等在内的联合研究小组制作了带有1T1C单元的1Mbit铁电非易失性RAM的原型。

包括台积电等在内的联合研究小组将推出采用二维材料二氟化钼（MoS2）作为沟道材料的铁电FET。适合嵌入式存储器使用。假设通过使用二维材料来延长循环寿命。数据保存期限超过10年。栅极绝缘膜为HZO层和AlOx层。当HZO层厚度为2.5 nm且MoS2为单层时，写入电压可降低至1.0 V或更低。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3583期内容，欢迎关注。