纳米压印，还有很长的路要走

尽管佳能的公关暗示并非如此，但纳米压印光刻技术在应用于半导体制造之前还有很长的路要走。

佳能对纳米压印光刻 (NIL) 有宏伟的计划。该公司在一份新闻稿中表示：“通过将采用 NIL 技术的半导体制造设备推向市场，佳能满足了从最先进的半导体设备到现有设备的广泛用户的需求。”并补充说，其机器能够生产5纳米节点图形，在掩模技术改进后将扩展到2纳米节点。

很少有人相信 NIL 很快就会被用来制造如此先进的芯片，甚至是一般的逻辑芯片。就连佳能自己也承认前方存在障碍。“在达到大规模生产所需的水平之前，我们仍然面临挑战，”佳能半导体生产设备集团负责人 Kazunori Iwamoto 告诉日本《朝日新闻》。

纳米压印光刻通过将掩模压入涂有树脂的晶圆表面，然后使用紫外线将其硬化，然后再去除掩模进行另一轮加工，从而创建纳米级图案。就像光学光刻一样，晶圆通常是逐步加工的，需要多轮“冲压”才能覆盖整个表面。

NIL 有一些优势。与光学光刻（尤其是 EUV 光刻）相比，该设备不太复杂，工艺所需的步骤也更少。理论上，它可以产生比 EUV 光刻更小、边缘更光滑的结构。相对较慢的 NIL 过程的并行化和/或增加的掩模尺寸将有利于吞吐量。

NIL 于 2003 年首次被纳入国际半导体技术路线图，历来面临着许多挑战。首先，即使是完美的掩模也不一定能完美地转移图案：树脂和掩模之间滞留的气泡会导致所谓的非填充缺陷。掩模和（硬化）树脂分离过程中的剪切力以及杂散颗粒可能会扭曲图案并污染掩模。其次，事实证明，将一个芯片层与下一个芯片层精确对齐是非常困难的，从而导致有害的错误。第三，NIL 需要展现出令人信服的成本优势。

在最近的产品公告中，佳能没有具体说明解决这些问题的进展情况。然而，在去年的一次演示中，它将生产力列为使用 NIL 制造 3D-NAND 的最后障碍。作为一项对成本极其敏感的业务，并且 NAND 结构对缺陷和覆盖错误的容忍度更高，3D-NAND 很可能是 NIL 进入半导体领域的最佳切入点。DRAM 和逻辑也包含在佳能的路线图中，尽管它们仍然面临缺陷和重叠问题。

佳能宣布投资 3.5 亿美元建设新的光刻设备制造工厂，其中包括 NIL 设备制造。建设计划于明年开始，并于 2025 年完工，但没有公司暗示在不久的将来在大批量生产中采用 NIL。SK Hynix 和 Kioxia（原东芝）几年来一直在测试 Canon 的 NIL 设备。5月，SK海力士表示“尚未讨论纳米压印光刻技术的引入或商业化的可能性。”

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3588期内容，欢迎关注。