1nm后的芯片，靠什么？

毫无疑问，下一代的CMOS逻辑将迈入1nm时代，在即将举行的IEDM上，。有不少关于“下一代 CMOS”的著名讲座。因此，我们将它们分为“互补FET”、“2D材料”和“多层布线”子类别。

在本文中，按顺序进行介绍。

将构成 CMOS 的两个 FET 堆叠起来，将硅面积减少一半

第一个是“下一代 CMOS 逻辑”领域中的“互补 FET (CFET)”。CMOS逻辑（逻辑电路）由至少两个晶体管组成：一个n沟道MOS FET和一个p沟道MOS FET。晶体管数量最少的逻辑电路是反相器（逻辑反相电路），由1个n沟道MOS和1个p沟道MOS组成。换句话说，它需要相当于两个晶体管的硅面积。

CFET 是这两种类型 MOSFET 的三维堆叠。理论上，可以使用一个 FET 占用的硅面积来创建 CMOS 逻辑。与传统CMOS相比，硅面积减半。但制造工艺相当复杂，挑战重重，打造难度较大。

在IEDM 2023上，CFET研发取得了重大进展。台积电和英特尔均推出了单片堆叠下层 FET 和上层 FET 的 CMOS 电路。TSMC 演示了一个 CFET 原型，该原型将 n 沟道 FET 单片堆叠在 p 沟道 FET 之上。所有 FET 均具有纳米片结构。栅极间距为48nm。制造成品率达90%以上。目前的开/关比超过6位数。

Intel 设计了一个 CFET 原型，将三个 n 沟道 FET 单片堆叠在三个 p 沟道 FET 之上 (29-2)。所有 FET 均具有纳米带结构（与纳米片结构基本相同的结构）。我们制作了栅极间距为 60nm 的 CMOS 反相器原型并确认了其运行。

下一代 CMOS 逻辑晶体管的另一个有希望的候选者是通道是过渡金属二硫属化物 (TMD) 化合物的二维材料（单层和极薄材料）的晶体管。当 MOSFET 的沟道尺寸缩短时，“短沟道效应”成为一个主要问题，其中阈值电压降低且变化增加。减轻短沟道效应的一种方法是使沟道变薄。TMD很容易形成单分子层，原则上可以创建最薄的通道。

TMD 沟道最初被认为是一种用于小型化传统平面 MOSFET 的技术（消除了对鳍结构的需要）。最近，选择TMD作为环栅（GAA）结构的沟道材料的研究变得活跃。候选通道材料包括二硫化钼（MoS2）、二硫化钨（WS2）和二硒化钨（WSe2）。

包括台积电等在内的联合研究小组开发了一种具有纳米片结构的n沟道FET，其中沟道材料被单层MoS2取代。栅极长度为40nm。阈值电压高，约为1V（常关操作），导通电流约为370μA/μm（Vds约为1.0V），电流开关比为10的8次方。

imec 和 Intel 的联合研究团队使用二维沟道候选材料在 300mm 晶圆上制造了原型 n 沟道 MOS 和 p 沟道 MOS，并评估了它们的特性。候选材料有 MoS2、WS2 和 WSe2。MoS2单层膜适用于n沟道FET，WSe多层膜适用于p沟道FET。

包括台积电等在内的联合研究小组开发出一种二维材料晶体管，其电流-电压特性与n沟道FET和p沟道FET相同。MoS2（一种 n 沟道材料）和 WSe2（一种 p 沟道材料）在蓝宝石晶圆上生长，并逐个芯片转移到硅晶圆上。此外，英特尔还原型制作了具有GAA结构的二维材料沟道FET，并在n沟道和p沟道上实现了相对较高的迁移率。

多层布线是支持CMOS逻辑扩展的重要基础技术。人们担心，当前流行的铜（Cu）多层互连的电阻率将由于小型化而迅速增加。因此，寻找金属来替代 Cu 的研究非常活跃。候选材料包括石墨烯、钌 (Ru) 和钨 (W)。

台积电将宣布尝试使用石墨烯（一种片状碳同素异形体）进行多层布线。当我们制作不同宽度的互连原型并将其电阻与铜互连进行比较时，我们发现宽度为15 nm或更小的石墨烯互连的电阻率低于铜互连的电阻率。石墨烯的接触电阻率也比铜低四个数量级。将金属离子嵌入石墨烯中可以改善互连的电性能，使其成为下一代互连的有前途的材料。

imec 制作了高深宽比 (AR) 为 6 至 8、节距为 18 nm 至 26 nm 的 Ru 两层精细互连原型，并评估了其特性。制造工艺为半镶嵌和全自对准过孔。在AR6中原型制作宽度为10 nm（对应间距18 nm至20 nm）的Ru线测得的电阻值低于AR2中模拟的Cu线的电阻值。

应用材料公司开发了一种充分利用 W的低电阻互连架构。适用于2nm以上的技术节点。我们充分利用 W 衬垫、W 间隙填充和 W CMP（化学机械抛光）等基本技术。

一种有些不寻常的方法是研究多层互连过程（BEOL）中的存储器等构建元件。多层布线下面通常是 CMOS 逻辑电路。因此，理论上，BEOL 中内置的元件不会增加硅面积。它是提高存储密度和元件密度的一种手段。

斯坦福大学和其他大学的联合研究小组将提出在多层逻辑布线工艺中嵌入氧化物半导体 (OS) 增益单元晶体管型存储元件的设计指南。操作系统选择了氧化铟锡 (ITO) FET。我们比较了 OS/Si 混合单元和 OS/OS 增益单元。

imec 开发了 MRAM 技术，可将自旋轨道扭矩 (SOT) 层和磁隧道结 (MTJ) 柱减小到大致相同的尺寸。它声称可以将功耗降低到传统技术的三分之一，将重写周期寿命延长10的15次方，并减少存储单元面积。

加州大学洛杉矶分校率先集成了压控 MRAM 和 CMOS 外围电路。MRAM的切换时间极短，为0.7ns（电压1.8V）。原型芯片的读取访问时间为 8.5ns，写入周期寿命为 10 的 11 次方。

我还想关注“传感器内计算技术”，它将某种计算功能集成到传感器中。包括旺宏国际在内的联合研究小组将展示基于 3D 单片集成技术的智能图像传感器。使用 20nm 节点 FinFET 技术，将类似于 IGZO DRAM 的存储层单片层压在 CMOS 电路层的顶部，并在其顶部层压由二维材料 MoS2 制成的光电晶体管阵列层。光电晶体管阵列的布局为 5 x 5。

西安电子科技大学和西湖大学的联合研究小组设计了一种光电神经元，由一个光电晶体管和一个阈值开关组成，用于尖峰神经网络。对连续时间内的传感信号（光电转换信号）进行压缩编码。

对于能带隙比 Si 更宽的化合物半导体器件（宽禁带器件），在 Si 晶圆上制造氮化镓 (GaN) 基 HEMT 的运动十分活跃。英特尔在 300mm 硅晶圆上集成了 GaN 功率晶体管和 CMOS 驱动器。CMOS驱动器是GaN增强型n沟道MOS HEMT和Si p沟道MOS FET的组合。用于GaN层的Si晶片使用面。对于 Si MOS FET，将另一个面的硅晶片粘合在一起，只留下薄层，用作沟道。

CEA Leti 开发了用于 Ka 波段功率放大器的 AlN/GaN/Si MIS-HEMT (38-3)。兼容200mm晶圆Si CMOS工艺。通过优化SiN栅极绝缘膜原型制作的HTMT的ft为81GHz，fmax为173GHz。28GHz 时的 PAE（功率负载效率）极高，达到 41%（电压 20V）。假设我们已经实现了与 GaN/SiC 器件相当的性能。

6400万像素、像素尺寸为0.5μm见方的小型CMOS图像传感器。

在图像传感器中，显着的成果包括像素数量的增加、像素尺寸的减小、噪声的减少以及自动对焦功能的进步。三星电子已试制出具有 6400 万像素、小像素尺寸为 0.5 μm 见方的高分辨率 CMOS 图像传感器。

使用铜电极混合键合堆叠三个硅晶片，并为每个像素连接一个光电二极管和后续电路。与传统型号相比，RTS（随机电报信号）噪声降低了 85%，FD（浮动扩散）转换增益提高了 67%。

OmniVision Technologies 开发了一款 HDR 全局快门 CMOS 图像传感器，其像素间距为 2.2μm。它是通过将两片硅片粘合在一起而制成的。FPN（固定模式噪声）为1.2e-（rms值），时间噪声为3.8e-（rms值）。

佳能已经推出了双像素交叉 CMOS 图像传感器原型，其中一对光电二极管以 90 度扭转排列。通过全方位相位差检测执行自动对焦 (AF)。AF 的最低照度低至 0.007 lux。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3592期内容，欢迎关注。