国产Chiplet,为何需要第三个标准?
👆如果您希望可以时常见面,欢迎标星🌟收藏哦~
近日,由中国电子科技集团公司第五十八研究所(以下简称“中国电科58所”)、电子科技大学(以下简称“电子科大”)、中国电子科技集团公司智能科技研究院(以下简称“智能院”)、浙江大学、江苏微锐超算科技有限公司等单位起草的《芯粒间互联通信协议》-Chiplet Interconnect Protocol(CIP)获批中国电子学会团体标准,标准号为T/CIE 192-2023,于2024年1月1日正式实施。(点击下方“阅读原文”,查看标准详情)
根据原文报道介绍,中国工程院院士、中国电科58所名誉所长许居衍在2019年的中国半导体封装测试技术与市场年会上首先将“Chiplet”译为“芯粒”,同时对芯粒技术及其在后摩尔时代的应用趋势进行了详细解读,为行业发展指明了方向。在许院士的亲自指导下,中国电科58所研究团队开始研究芯粒技术,并联合电子科大、智能院等单位共同完成了《芯粒互联协议标准》的研制。
此前已有清华大学代表中国Chiplet产业联盟提出的《芯粒互联接口标准》- Advanced Cost-driven Chiplet Interface(ACC)和中国计算机互连技术联盟(CCITA)提出的《小芯片接口总线技术要求》。在国内已有两个Chiplet标准的前提下,为何还需要提出新的技术标准?是否存在为争夺标准主导权之争?中国是否需要那么多Chiplet的标准?中国未来如何发展Chiplet技术以及如何基于Chiplet技术更好的发展国内的集成电路产业?为此我们专门采访了《芯粒间互联通信协议》的制定者中国电子科技集团公司首席专家、中国电科58所预先研究中心主任魏敬和研究员和电子科技大学长三角研究院(湖州)集成电路与系统研究中心副主任黄乐天副教授。
Q1
能否简要介绍一下《芯粒间互联通信协议》?
魏敬和:《芯粒间互联通信协议》是一种强调芯粒间数据交互与通信过程的协议规范。它规定了芯粒间互联通信协议的总体架构、协议适配器与节点、事务、信息传送过程的协议技术要求。可指导使用现有协议及接口(如PCIe、SRIO、DDR、AXI等)的CPU、GPU、FPGA、DSP、NPU、ASIP等货架处理器件裸芯(die)、各类存储器裸芯以及未来设计含CIP所规范的裸芯搭建起来的多裸芯/芯粒系统的设计、验证、封装、测试等。其核心目的是在于既可以规范现有成熟裸芯之间的桥接互联与通信过程,又可以为未来基于芯粒的集成芯片内部通信体系的设计奠定基础。
黄乐天:《芯粒间互联通信协议》英文是“Chiplet Interconnect Protocol”,简称CIP。我们在内部讨论的时候一般都使用简称。我们比较看重“Interconnect”和“Protocol”这两个概念,其中“Interconnect”是希望这种协议能够起到像“Internet”也就是互联网一样链接起多个子网/通信系统,“Protocol”强调这是一个完整的通信协议栈而非单一的接口。这主要是考虑到芯粒内部以存在的接口/内部总线等其实已经是一套通信系统或者说是子网络,定义这样一套协议和当年发展互联网来作为“互联网络的网络”是有类似的目的。
Q2
CIP协议与清华大学代表中国Chiplet产业联盟提出的《芯粒互联接口标准》和中国计算机互连技术联盟提出的《小芯片接口总线技术要求》两个面向Chiplet互联的标准的区别在哪里?
黄乐天:如果从OSI的网络七层模型来说,CIP和这两个标准其实关注了不同层次。ACC和《小芯片接口总线技术要求》其实都是对标的国外的UCIe接口,关注的重点在物理层和数据链路层。它们的协议层都借助于CXL或者AXI来实现。而CIP关注的重点是不同芯粒/裸芯之间的交互过程,重点在于传输层和网络层。同时还兼顾了建立管理联系的“会话层”和定义数据传送格式的“数据链路层”的功能。
魏敬和:为了让现有货架处理器件裸芯和各类存储器裸芯可以直接互联,CIP定义了适配器和节点这一概念。具备PCIe、SRIO、DDR、AXI 等标准接口的芯粒或裸芯通过适配器构成参与通信的节点,然后通过“事务”定义了各个节点如何参与到通信过程中来。与接口总线强调点对点传输过程不同,CIP强调的是多个“节点”之间如何交互通信。就像刚才黄主任谈的那样,是想制定一种各个子系统之间的互联网络协议。这与目前国内的两个标准以及国际上UCIe的标准有着明显区别。
Q3
请问你们出于什么目的定义这样一个CIP标准?
魏敬和:我们定义这样一个标准并非凭空产生的,而是有非常现实的需求。4年前以中国电科58所牵头,电子科大等单位参与,承担了某重大项目的集成芯片配套研制项目。该项目要求以目前国内自主可控的成熟裸芯构造具有高度可编程性和可扩展性的集成化信息处理微系统。在传统的方案中,这种集成微系统高度定制化,其互联结构是“一芯片一方案”,缺乏灵活性和可扩展性。彼时“Chiplet”的概念刚刚开始流行,许居衍院士在2019年的中国半导体封装测试技术与市场年会上首先将“Chiplet”译为“芯粒”,同时对芯粒技术及其在后摩尔时代的应用趋势进行了详细解读。项目组经过多次讨论后决定以“Chiplet”设计思想为主线,结合国产化裸芯货架产品的实际情况开展设计。最终确定了以节点为基本通信单元的互联通信方案,以拓展互联芯粒(Interconnect Chiplet)为核心构造互联织网(Interconnect Fabric),互联织网形成了微组件,微组件再进一步扩展互联形成集成化的微系统。经过3年多的研究,我们取得了重大突破。目前拓展互联芯粒已成功回片并与2023年11月底测试通过,在此基础上我们已搭建了完整的板级测试原型。下一步将以此为基础构造多裸芯/芯粒集成的微系统。可以说CIP是对我们研制工作的总结,而我们的研究工作所产生的扩展互联芯粒以及支撑的各个关键电路是未来CIP可以被推广应用的保证。
图1 基于拓展互联芯粒的芯粒间互联通信架构
黄乐天:CIP从多芯粒异构集成的实际需求出发,是典型的“目标导向类研究”。我们团队在片上通信与互联体系上有10多年的研发积累,但此前一直未能找到非常对口的应用场景。此次和中国电科58所合作,让我们有机会将多年理论研究和应用基础研究的积淀运用到实际的芯粒设计中。双方的研究人员从一开始的技术路线制定到方案设计再到关键电路的设计和验证经过了反复打磨。最终完善了架构、适配器、事务、信息传送过程等全部的关键环节,并以拓展互联芯粒设计为依托全面验证了整个协议。所以目前CIP并不是一个纸面上的标准,而是一个有真实应用场景、有配套支撑芯粒、有完整验证流程的可实用化并且正在使用的标准。
Q4
刚才您二位都谈到了拓展互联芯粒,能否进一步详细说明一下它的特性以及它和CIP的关系?
魏敬和:拓展互联芯粒目前我们将其命名为“赛柏1号”,取CIP的谐音,同时也是英文“Cyber”的谐音。它是中国电科58所联合电子科技大学等单位研制的一颗用于异构芯粒桥接互联的芯粒,其上具备多个适配转换接口,可以支持具备PCIe、SRIO、DDR、AXI等标准接口的芯粒或裸芯通过适配器构成参与通信的节点。应该说目前“赛柏1号”是CIP的物理载体,也是CIP协议的一种物理实现形式。
黄乐天:我稍微补充两点。第一,“赛柏1号”实现了CIP的很多功能,但它仍然需要和软件层面相互配合,就好像互联网需要与TCP/IP软件协议栈以及应用层软件相互配合一样。目前我们已经初步研制了一套可以在CPU、DSP、AI专用处理器上运行的“中间件”,该中间件可以将通信过程抽象成“内存语义”的操作。第二,“赛柏1号”也并非CIP实现的唯一形式,目前我们也在抓紧研究“可重用基板”、“标准化中介层”等其它多种形式的CIP实现方式。
魏敬和:但目前来说,依托“赛柏1号”已经可以实现CIP1.0的全部功能。目前我们已经验证了国产化CPU、DSP、AI加速器和DDR3颗粒、Flash颗粒通过“赛柏1号”实现异构集成。配合先进封装后,可以实现多芯粒2.5D/3D堆叠。可以在单个封装基板上实现功能复杂算力强大的信息处理系统,极大地减小电路板面积,推动信息系统的小型化。
上图为赛柏1号测试板,插座内为主芯片赛柏1号,通过PCB板实现片间CIP接口互连。每颗赛柏1号支持4路SRIO、1路PCIe、1路DDR3存储器和1路NAND FLASH。两颗赛柏1号外接带SRIO的DSP和带PCIe接口的通用处理器与AI专用处理器,按照CIP协议规范,通过相互访问共享存储实现数据交互。
Q5
对于CIP标准的下一步发展有什么规划?
魏敬和:刚刚黄主任已经谈了一点,我来继续全面阐述一下。CIP标准我们主要准备以“推广一代、研制一代、预研一代”的思路来推动。刚才已经谈到,“赛柏1号”配合我们研制的软件中间件已经可以实现CIP1.0,并且在我们实际承担的型号产品上已经使用。我们期望国内有异构系统小型化需求的兄弟单位和我们联系,共同研究基于“赛柏1号”如何实现面向不同应用的集成微系统。CIP 2.0的研究,一方面将进一步优化与链路层/物理层的接口,另一方面将研究如何把ADC、高速网络接口等各类无法自主运行软件的“接口类芯粒”纳入到通信节点中,提升CIP的适用范围。预研一代是指目前我们正在研究如何将存内计算、硅光技术、通感算控融合等先进技术与芯粒技术相结合,研究包含多种芯粒的超异构集成芯片设计方法学。从而为CIP 3.0甚至更后面标准的发布奠定基础。
黄乐天:虽然大学首先是一个学术机构,但对于工科研究而言,完全脱离实际应用的科研价值是很有限的。后续我们将继续坚持以“芯粒异构集成”这一重大工程问题背后的关键科学和技术问题为导向,通过原创性的研究为CIP2.0和CIP3.0的发布提供真实、可靠的技术支撑。正如魏首席刚才介绍的,我们团队将分别在“接口电路芯粒化”“存内计算与芯粒技术结合”“超异构集成芯片架构”等若干技术难点上与中国电科58所开展持续的产学研合作。相信后续随着CIP2.0和CIP3.0的发布,以赛柏系列扩展互联芯粒作为研究成果的载体功能也会不断的丰富。
Q6
二位对我国芯粒技术的发展有什么看法或者说建议吗?
魏敬和:在目前先进制程受阻且一时难以突破的前提下,芯粒技术在一定程度上可以缓解我国高性能集成芯片的压力,因此受到了国内各个芯片研制单位的重视。但需要指出的是,芯粒技术的研究涉及到先进封装、芯片设计、EDA与设计方法学、系统架构、通信协议等多个方面,并非可以一蹴而就。总体而言我国在芯粒技术的多个环节上仍然处于落后状态,仍然有大量的技术难题需要攻克。但目前我国围绕芯粒技术开展研究的力量较为分散,架构、设计、封装、检测、应用等各个环节还处于“各自为战”的状态。中国电科58所是国家承担集成电路科研项目的重要力量,自身又有非常健全的设计、工艺、封装和测试能力。在此次研发过程中,研究团队初步完成了多项技术能力的整合,后续,中国电科58所将继续联合国内优势单位深化芯粒标准化工作,为国内芯粒生态建设贡献自己的力量。
黄乐天:我在过去一些公开场合多次说过,芯粒技术的发展固然需要标准,但我们不要为了做标准而去做标准,没有推广应用的标准还不如废纸。在过往的实践中经常出现国际化组织的标准干不过IEEE这样一个学术团体的标准,而IEEE的标准很多时候又不如一些企业提出的标准。在标准推广的背后首先是技术实力的支撑,其次是市场应用的推动。目前国内对于芯粒技术的研究已有一些起色,包括自然基金委在内的国家各个部委也部署了相关科研项目推动芯粒技术和集成芯片的研究。但需要注意的是,我国发展芯粒技术的基础条件和现实需求都和美国有较大差异。完全照搬或者模仿美国已有的发展路径会出现很大问题。借鉴通信行业标准的发展,我认为一段时间内多种标准共存是必然的。同时考虑到我国的实际情况和过去发展通信行业标准的经验教训,应该思考我国如何从基于先进封装的SiP技术向“理想状态的芯粒技术”进行“长期演进”。通过“长期演进”最终达到通过不同企业、机构之间的分工合作,实现标准化和定制化芯粒的“按需集成”这一理想状态中。目前我们还有太多的问题亟待解决,应该脚踏实地下,以“日拱一卒”的态度踏实的推动我国芯粒技术的持续发展。
结束语
芯粒间互联是实现多芯粒异构集成的基础。但如何实现芯粒间互联也一直是学术界研究的热点和企业之间竞争的焦点。从长期来看,多种标准共存甚至竞争将是一段时间内的常态。国内芯粒技术的发展依赖于包括标准的制定和推广在内的生态体系建设,离不开产学研用的协同配合与联合攻关。希望后续可以看到CIP和“赛柏系列”芯粒有更多成功应用的案例,也祝愿我国的芯粒技术乃至整个半导体产业能够“雄关漫道真如铁,而今迈步从头越”。
点这里👆加关注,锁定更多原创内容
END
*免责声明:本文由作者原创。文章内容系作者个人观点,半导体行业观察转载仅为了传达一种不同的观点,不代表半导体行业观察对该观点赞同或支持,如果有任何异议,欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第3633期内容,欢迎关注。
推荐阅读
『半导体第一垂直媒体』
实时 专业 原创 深度
公众号ID:icbank
喜欢我们的内容就点“在看”分享给小伙伴哦
微信扫码关注该文公众号作者