三星也非常看好MRAM

2024-01-19 01:01

👆如果您希望可以时常见面，欢迎标星🌟收藏哦~

来源：内容由半导体行业观察（ID：icbank）综合自三星等，谢谢。

如果没有“数据”这个词，我们就无法定义现代。全球产生的数据量每年呈指数级增长，而人工智能、边缘计算和自动驾驶等应用的重要性日益增加，进一步加速了这种增长。因此，业界对半导体芯片的开发和可靠供应提出了很高的要求，这些芯片需要在实现高性能的同时消耗更少的功耗和降低成本。在这种类型的环境中，嵌入式磁性随机存取存储器（eMRAM）——使用磁域并集成到微控制器和片上系统（SoC）等系统半导体和处理器中的非易失性存储器——正在成为下一代存储器。新一代产品，可提供最佳性能、可靠性和成本效益。

在本文中，我们将基于 MRAM 的基本原理深入研究 eMRAM。

DRAM 和 MRAM：有什么区别？

DRAM 随着单元尺寸的不断减小、集成密度的增加和带宽的改进而不断发展，同时随着移动设备变得越来越普遍而追求低功耗。然而，DRAM 作为基于电荷的存储器也有其缺点。即使在不工作时，它也需要不断刷新以弥补随着时间的推移而损失的电量，这会导致待机功耗。此外，随着集成密度的增加，存储单元之间的干扰也会增加，这使得继续扩展 DRAM 变得极具挑战性。这就是 MRAM 的用武之地。这种类型的存储器基于 MTJ 处单位单元的电阻变化。由于它使用“旋转”而不是电荷来存储数据，因此它几乎可以无限期地保留信息，并且不需要备用电源。这种架构可以减少存储设备的总功耗，从而实现高能源效率。

基于先进MTJ设计的新进展

三星eMRAM突破的核心在于其增强的MTJ堆栈工艺技术。MTJ 包括三层结构，其中绝缘膜用作两个铁磁层之间的隧道势垒。一个铁磁层是“自由”的，可以轻松调整其磁化方向，而另一个铁磁层则被“固定”，磁化方向固定。

如图所示，MTJ 的电阻根据自由层和固定层的相对磁化方向而变化。如果量子磁性层的磁化方向平行，则MTJ的电阻值较低，用二进制表示为“0”。如果磁化方向“反平行”，则MTJ具有高电阻值，用二进制表示为“1”。基于这种方法，读取和写入是使用 1 和 0 执行的，它们是我们数字数据的构建块。最初的 MTJ 设计与 DRAM 有着类似的缺点；更高的集成密度减少了单元之间的距离，由于磁场的影响而导致干扰和误差。为了解决这些缺点，人们使用了自旋转移扭矩（STT）——也称为电流感应开关。

现有的MRAM架构通过电流产生的磁场来改变自由层的磁化方向，但STT方法通过使电流直接通过MTJ来调整自由层的磁化方向。STT有效地处理了小区之间的干扰现象，从而克服了之前集成的技术限制。三星电子正在采用这种方法来推进其 eMRAM 技术，并将 eMRAM 作为代工领域最节能的内存产品提供给客户。

三星发力MRAM

三星晶圆代工论坛（SFF）2023 于 10 月 17 日在日本东京和 10 月 19 日在德国慕尼黑举行。SFF 是三星晶圆代工最大的年度盛会，三星在此与全球合作伙伴和客户分享其最新技术、业务战略和愿景。

三星的 eMRAM 和 MRAM 目前都是下一代内存创新的核心，也是慕尼黑和东京 SFF 上重点展示的几项技术。自 2019 年 3 月基于 28 纳米（nm）全耗尽绝缘体硅（FD-SOI）工艺的 eMRAM 解决方案开始商业出货以来，该公司一直在提供闪存型 eMRAM 解决方案以及可用作工作存储器的非易失性 RAM（nvRAM）型 eMRAM。MRAM 是三星代工厂核心产品组合的核心，三星电子就此发表的学术论文对其能力范围进行了讨论。

三星电子的核心 MRAM 技术：一篇强调 IEDM 的论文

2022 年 12 月，三星在著名的微电子和纳米电子会议 IEEE 国际电子器件会议 (IEDM) 上发表了一篇题为 "面向非易失性 RAM 应用的全球最节能 MRAM 技术 "的论文。该论文介绍了基于三星 28 纳米和 14 纳米逻辑工艺节点的面向非易失性 RAM 的产品技术。作为对该论文所分享的杰出研究和突破性成果的认可，该论文被选为 IEDM 存储器类别的亮点论文。凭借这一认可，三星达到了一个新的里程碑。

具体而言，增强型磁隧道结（MTJ）堆栈工艺技术大幅降低了写入错误率（WER）。此外，MTJ 还从以前的 28 纳米节点提升到 14 纳米 FinFET 工艺，实现了 33% 的面积缩放。这种芯片级尺寸允许在同一晶圆上生产更多芯片，从而产生更多的净芯片。此外，它还使读取周期时间缩短了 2.6 倍1 ，16Mb 的封装尺寸也缩小到了 30 平方毫米，是目前业界最小的商用尺寸。该解决方案在 -25°C 温度条件下可提供超过 1E142 个周期的近乎无限的耐用性。不过，最重要的成就可能还是同类最佳的能效，在 54MB/s 带宽条件下，主动读取和写入功耗分别为 14mW 和 27mW。

三星电子的 MRAM 创新：提高开关效率和 MTJ 扩展

上述 2022 年论文报告了三星电子 eMRAM 的两大新成就：开关效率提高和 MTJ 扩展。

开关效率是衡量 eMRAM 性能的关键指标。下图显示了与 MTJ 堆栈 A 至 C4 的 WER 有关的各种测量结果。如图所示，与堆栈 A 相比，堆栈 C 对延迟读取元稳定（DRM）WER 的抑制高达两个数量级，且不会对保持率产生负面影响。此外，在 8Mb 阵列上重复进行的单位 WER 测试结果表明，芯片中的 WER 分布降低了 20%。通过应用 MTJ 堆栈工程，可以验证 WER 达到个位数 ppb5 水平。

eMRAM 的第二大成就是改进了 MTJ 扩展。在 eMRAM 架构中，由于开关电流与 MTJ 位面积成正比，因此有必要减小 MTJ 的尺寸，以降低每个位的写入能量。然而，在 MTJ 缩放过程中，由于单元电阻的增加和变化，耐久性和读取裕度都会下降。在创新和独创性方面，三星的研究团队对隧道势垒工艺进行了重大改进，将电阻面积减少了 25%，短故障率降低了 2.75 倍。与闪存型 eMRAM 相比，通过将 MTJ 的尺寸缩小 25%，降低了 NVM 型 eMRAM 的有源写入电流，同时还确保了 MTJ 尺寸控制所需的足够制造余量。

扩展 eMRAM 产品组合：目标是到 2026 年实现 8 纳米制程，到 2027 年实现 5 纳米制程

MTJ 在后端（BEOL）金属布线工艺之间形成，不会影响逻辑基线，从而使 MRAM 能够在 MTJ 工艺变化最小的情况下缩减到 FinFET 节点。利用这一优势，三星正在从 28 纳米 eMRAM 技术升级到 14 纳米 FinFET 工艺。这种 14 纳米 eMRAM 目前正在开发中，符合 AEC-Q1007 Grade 1 标准--汽车半导体可靠性测试的全球标准。目标是在 2024 年之前完成开发。

在欧洲举行的 SFF 2023 会议上，三星宣布了其引领下一代汽车技术的愿景，并披露了其开发业界首个 5 纳米 eMRAM 的计划。除了到 2024 年推出 14 纳米 eMRAM 之外，该公司还计划到 2026 年和 2027 年分别推出 8 纳米和 5 纳米 eMRAM，进一步扩大其 eMRAM 产品组合。与 14 纳米工艺相比，8 纳米 eMRAM 的密度预计将提高 30%，速度提高 33%。

本系列的下一篇文章将探讨 eMRAM 的技术方面，这项内存技术有望引领电动汽车和自动驾驶汽车时代的到来。

原文链接

https://semiconductor.samsung.com/news-events/tech-blog/the-basic-theory-of-emram-a-chip-optimized-for-ai-and-next-generation-automotive-in-the-data-driven-era/

点这里👆加关注，锁定更多原创内容

END

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3649期内容，欢迎关注。

推荐阅读