如果Chiplet不带中国玩了……

来源：内容来自国际电子商情，作者：邵乐峰，谢谢。

芯片高水平自立自强是我国伟大复兴征程必须迈过的“娄山关”。我国芯片领域严重受制于人，如果一味在别人的地基上盖房子，楼越高，国之重器被“卡脖子”就越严重，常规跟踪思路根本难以追赶、更无法超越，唯有守正创新、另辟蹊径才能换道超车。

“比起削足适履，做一双合脚的鞋，才是中国半导体产业换道超车的机会所在。”中国工程院院士邬江兴日前对记者表示。

于是，2019年邬江兴院士基于系统工程论，融合体系结构和集成工艺创新，带领团队提出“可基于落后一至两代的材料与工艺实现一流系统”的软件定义晶上系统(Software Defined System on Wafer，SDSoW)，为我国芯片破解“卡脖子”困局并实现“换道超车”提供了战略支撑，并有望走出一条与封锁工艺弱相关的中国芯片自主创新、换道超车与战略突围之路。

随着摩尔定律日渐趋缓，当前的集成电路产业发展正面临来自“三堵墙”——“封装极限”、“良率极限”和“物理极限”的挑战。简单而言，就是当前制程工艺逐渐向3nm/1nm发展逼近物理极限，随着芯片尺寸增大良率控制会变得越来越难，先进封装技术在散热、功耗、封装规模等方面的问题也日益凸显。

邬江兴院士指出，现有信息系统采用的是“晶圆-芯片-模组-机匣-机架-系统”架构和基于PCB板与板间互连的“低密度、低带宽、低能效”稀疏集成技术，这种“堆砌式”、“逐级插损式”的二流工程技术路线越来越难以提高自身的性能和效能，必须要走出一条能够将“超高密度组装、多维智能连接和软件定义系统”等诸多要素融合在一起的创新之路。于是，SDSoW技术应运而生。

该技术的核心思想是结构创新连乘工艺创新，旨在对国家层面的战略问题进行破局，总体包括两部分：

“软件定义晶上系统是站在信息系统整体的角度对集成电路设计、加工、封测和应用等进行‘体系架构’与‘工程技术’的双重变革。”邬江兴院士说，SDSoW系统最大的优势是以晶圆级系统为基础载体集成计算、存储、通信、网络、安全、IO等各种功能，可以是不同工艺节点的芯粒，也可以是不同材料的芯粒，实现晶圆上基于“智能韧带”的“无插入或低插入损耗”的集成，获得互连密度、带宽、延迟和功耗等方面的增益。

其次，SDSoW晶上资源规模相比于SoC有数量级的提升，可以显著提高体系架构创新的增益，不仅可以通过软硬件协同，以变结构实现高效能，而且还可以随着运行“阅历”的积累，能够使运行结构自我优化、自动演化，具有1-3个数量级的性能与效能增益。

这意味着，基于国内二流乃至三流工艺实现超高密度、异构异质拼装集成的“超微系统”工程技术路线，完全可以与采用一流工艺器件、传统工程技术路线的系统相媲美，甚至实现超越。

熟悉Chiplet技术的人士都懂得，该技术是将大型单芯片划分为多个相同或者不同的小芯片，这些小芯片可以使用相同或者不同的工艺节点制造，再基于传统的PCB封装技术或者硅基板实现跨芯片互连和封装级别集成。那么，它和SDSoW系统之间存在哪些异同？

资料显示，SDSoW采用了Wafer(晶圆)级的硅基板和封装技术，可以将不同构造、不同功能、不同工艺的芯粒(Dielet)像拼积木—样组装或集成到晶圆上，通过复用芯粒可快速组装成异构、异质、异工艺的晶圆级复杂系统，并能极大的缩小信息系统的体积与功耗，指数量级的提升系统性能。

相比于传统的Chiplet封装技术，SDSoW集成规模要大得多，即能将更多的系统功能微缩至单片或多个可拼接的Wafer上，具有更高的集成密度、更小的片间互连延迟和更为智能的连接韧带。SDSoW制造过程中要求突破晶圆中跨光罩区域之间的大规模互连技术以及TSV（硅通孔）工艺技术，晶圆级硅基板制造不需要先进的制造工艺，可利用当前次代或成熟的半导体前道/后道金属工艺，即能采用二流的制造工艺+创新的系统设计实现一流的系统。

在邬江兴院士看来，Chiplet是面向后摩尔时代的微电子技术，SDSoW是面向信息基础设施与信息物理系统所面临的瓶颈问题与发展方向提出的系统级技术体系，两者之间并没有对立之处，只是技术思想提出的“原点”不一样。换句话说，SDSoW融合了结构创新与工艺创新，集成规模更大，集成资源更多，是一条包含Chiplet，又可以超越Chiplet的具有中国创新内涵的自主发展路线。

在回答“为什么中国需要SDSoW技术”时，邬江兴院士说，美国发展Chiplet，中国同样发展Chiplet，但我们仍然面临材料、工艺和工具的落后，一样处于在同一赛道上、同一游戏规则下的追赶囧境，因此仅靠Chiplet不能救中国，也不能支撑伟大复兴战略。

尤其是在当下，我国的材料乃至工艺落后国际先进水平两代以上，而自2018年以来，主要竞争对手利用其在微电子领域的绝对技术优势，对我信息技术发展的物理基础实施釜底抽薪式的绞杀，封锁层层加码，绞杀步步紧逼，我国微电子产业与相关技术领域发展面临断崖式下降的风险，亟待走出一条以国内大循环为主体结合广泛的国际合作的“双循环”的自主创新、战略突围之路。

软件定义晶上系统从提出到现在，经历了从怀疑到追随的过程，到目前为止已经在国内蓬勃发展起来。邬江兴院士透露，目前SDSoW已列入国家2035的相关规划以及“十四五”科技规划，依托之江实验室、嵩山实验室、紫金山实验室等重点实验室的先导项目研究，SDSoW系统已经在快速推进关键技术的研究和核心工艺的研发，力争在“十四五”完成软件定义晶上系统的关键技术突破、关键工艺研发和系统生态构建。

具体而言，围绕“十四五”规划，科技部在微纳电子等五个方向重点专项中进行了任务规划，并陆续立项相关课题，国防领域也启动了相关任务布局。后续将着重聚焦国内集成电路整体上下游产业和技术的联动，聚焦高算力、AI等领域应用，率先从互连标准制定、核心技术研究和关键工艺研发上实现突破，解决超算、智算、数据中心、核心网络、自动驾驶等高算力领域和智能AI领域的“卡脖子”问题。

例如在高性能计算领域，传统超级计算机采用超大规模计算芯片堆砌的方式构建，不仅体积大，且功耗极高，E级机功耗近百兆瓦量级，已经成为难以逾越的功耗墙，陷入即便“能买得起马也配不起鞍”的窘境。但是，针对大部分应用的计算效率却仅有峰值效率的10-20%。SDSoW通过高密度集成、“结构适配应用”的变结构计算、剥离SerDes等芯片接口模块等方式，能够实现计算效能的大幅提升，可以在不需要提升制程工艺的条件下全面满足需求。

根据规划，SDSoW将经历三个发展阶段：阶段一：做出来，破解卡脖子急需，保证指标不倒退、核心不被卡死；阶段二：做得好，在规模性、经济性、敏捷性和生态完备性等方面取得突破，扩大应用场景，形成巨大的新兴产业规模；阶段三：智能晶上系统，软件定义互连（Software Defined Interconnection，SDI）升级为神经网络，晶上系统演化为智能系统，为智能时代提供物理底座。

2017年，由国家数字交换系统工程技术研究中心(NDSC)、清华大学等牵头组建了SDI技术与产业创新联盟，发展至今成员单位超270家，成功举办4届联盟大会，策划联盟互动百余次，形成联盟生态合作30余项，合作经费超5亿元，极大地促进了软件定义互连产业聚集及发展合作。2019年，随着SDSoW技术的提出，SDI联盟在2022年全面升级为“软件定义晶上系统”联盟。

邬江兴院士表示，从软件定义晶上系统技术本身而言，这一技术体系是完全开放的，对其他技术也是包容的，联盟不反对国外资本乃至企业加入。然而，在中美科技激烈竞争时代背景下，SDSoW是破解我国芯片“卡脖子”困局并实现“换道超车”的重要战略支撑，在这种情况下外资企业会不会来？能不能来？考验着境外投资者和企业决策者们的智慧与勇气。

同样，“如何把SDSoW的技术优势转化为市场优势？”，也考验着中方。邬江兴院士指出，首先，要坚持开放共赢，吸引现有的各个方向技术优势单位参与进来，进行技术合作；其次，守正创新，软件定义晶上系统的关键技术包括预制件设计、软硬件协同架构设计、晶圆级互连网络设计、晶圆基板集成设计、供电散热设计等，要有打破藩篱的创新思维，不断进行技术迭代优化；第三，要通过高效合作形成共识创建中国自己的行业标准，利于后续软件定义晶上系统方向的发展；最后，对当前的卡脖子、痛点领域进行突破，优先考虑该类领域的产品研制和应用推广。

值得关注的是，邬江兴院士团队近期将依托SDSoW联盟向联盟成员单位免费公开3项核心专利，分别是《软件定义晶上系统及数据交互方法和系统体系架构》、《一种领域专用的软件定义晶圆级系统和预制件互连与集成方法》、《晶上系统开发环境搭建方法及系统》，涵盖了系统体系架构、拼装互连集成与开发环境工具等，共同组成了SDSoW的“根”，对晶上系统的技术加速创新和产业快速普及具有很好的指导意义。

SDSoW在基于“三流材料、二流工艺”实现“一流系统”的同时，也要求应用、设计、工具、制造、工艺等产业链上下游协同配合。邬江兴院士希望能依托SDSoW联盟，最大化汇聚国内晶上系统方向的科技与产业力量，为我国芯片高水平自立自强做出“不可替代”的贡献。