为什么说SRAM的死亡影响深远？

据wikichip 报道称，台积电的 3nm 工艺在 SRAM 密度方面与该公司之前的 5nm 节点相比，密度几乎没有提高。该出版物问了一个简单的问题：我们刚刚见证了 SRAM 的消亡吗？至少在 Wikichip 看来，“SRAM的历史缩放已正式死亡”。

这个想法对整个科技行业产生了巨大的影响，其影响将在未来几年内在 PC 和其他设备中体现。但是您可能会问自己这一切意味着什么以及您是否应该关心。为了理解“SRAM 之死”将如何影响 PC 以及芯片设计者将如何应对，我们需要谈谈节点、摩尔定律和缓存。

摩尔定律是半导体行业成功的基准，认为新芯片的晶体管数量应该是两年前芯片的两倍。英特尔、AMD 和其他芯片设计人员希望确保他们跟上摩尔定律的步伐，而跟不上就意味着将技术优势拱手让给竞争对手。

由于处理器只能这么大，增加晶体管数量的唯一可靠方法是缩小它们并将它们更密集地组装在一起。节点或工艺是半导体制造商（也称为晶圆厂和代工厂）制造芯片的方式；节点通常由晶体管的大小定义，因此越小越好。升级到最新的制造工艺始终是增加晶体管数量和性能的可靠方法，几十年来，该行业一直能够满足所有期望。

不幸的是，自 2010 年左右行业达到 32 纳米大关以来，摩尔定律多年来一直行不通。当它试图走得更远时，它撞到了一堵砖墙。从台积电到三星再到 GlobalFoundries，几乎每家晶圆厂都在努力开发小于 32nm 的产品。最终，新技术的开发再次使进步成为可能，但晶体管不再像过去那样变小。节点的名称不再反映晶体管实际上有多小，新工艺也不再带来它们过去的密度增益。

那么台积电的3nm节点到底怎么样呢？好吧，典型处理器中有两种主要类型的晶体管：用于逻辑的晶体管和用于 SRAM 或高速缓存的晶体管。有一段时间逻辑比缓存更容易缩小（缓存已经非常密集），但这是我们第一次看到像台积电这样的代工厂在新节点上完全无法缩小它。预计在某个时候会出现具有显著更高缓存密度的 3nm 变体，但台积电肯定会遇到微缩非常小的拐点，其他晶圆厂可能会遇到同样的问题。

但问题不仅仅在于在不占用更多空间的情况下无法增加高速缓存的数量。处理器只能这么大，缓存占用的任何空间都是不能用于逻辑或导致直接性能提升的晶体管的空间。同时，具有更多内核和其他功能的处理器需要更多缓存以避免与内存相关的瓶颈。尽管每个新节点的逻辑密度都在不断增加，但它可能不足以弥补 SRAM 扩展的不足。这可能是摩尔定律的致命一击。

高性能处理器需要满足三个目标：大小有限，需要缓存，新节点将不再减少缓存大小（如果有的话）。虽然可以通过架构改进和更高的时钟速度来提高性能，但添加更多晶体管一直是实现世代速度提升的最简单和最一致的方法。为了克服这一挑战，这些基本原则之一需要改变。

事实证明，SRAM 问题已经有了完美的解决方案：小芯片。这是 AMD 自 2019 年以来一直用于其台式机和服务器 CPU 的技术。小芯片设计使用多块硅片（或裸片），每个裸片具有一个或几个功能；例如，有些可能只有核心。这与一切都在一个芯片中的整体设计相反。

小芯片解决了尺寸问题，它们是 AMD 能够跟上摩尔定律的关键部分。请记住，摩尔定律与密度无关，而与晶体管数量有关。借助 chiplet 技术，AMD 已经能够制造总die面积超过 1,000 平方毫米的处理器；仅用一个芯片制造这种 CPU 可能是不可能的。

AMD 为缓解缓存问题所做的最重要的一件事是将缓存放在自己的芯片上。Ryzen 7 5800X3D 中的 V-Cache 和RX 7000 系列中的内存小芯片是高速缓存小芯片的一个例子。AMD 很可能看到了不祥之兆，因为缓存多年来一直难以缩小，现在缓存可以与其他所有内容分开，它为具有更多内核的更大小芯片留下了更多空间。RX 7900 XTX 的主芯片只有 300 平方毫米左右，这意味着 AMD 有足够的空间来制造更大的芯片。

不过，chiplets 并不是唯一的方法。Nvidia 的 CEO 最近宣布了摩尔定律的终结。该公司本身依靠其人工智能技术来实现更高的性能，而无需摆脱单一设计。由于 DLSS 3 等功能，其最新的 Ada 架构在理论上比上一代的 Ampere 快许多倍。但是，我们将在未来几年看到摩尔定律是否必须保持有效，或者新技术是否可以反映添加更多晶体管而无需的性能优势实际上必须添加任何。

★ 点击文末【阅读原文】，可查看本文原文链接！

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3264内容，欢迎关注。