3nm太贵了，台积电要降价抢客户

尽管 TSMC 的 N3（3 纳米级）制造工艺系列 在性能和功耗方面带来了许多优势，但代工厂初始 N3 节点的成本非常高，阻碍了广泛采用。据报道，不出所料，有传言称该公司准备降低 3nm 生产的报价，以激发芯片设计公司的兴趣。 

虽然此时任何已发布的台积电 N3 报价和价格都应被视为谣言，但台积电 N3E 工艺的生产成本可能会低于其最初的 N3。该公司将对其他 N3 级节点（如 N3P、N3S 和 N3X）的生产收取多少费用还有待观察。降低 3nm 生产的价格将吸引更多客户到这些节点，但这不是一蹴而就的事情。 

据传，台积电最初的 N3 制造技术（也称为 N3B）仅供苹果使用，因为该公司是代工厂的最大客户，愿意率先采用前沿节点。但是 N3 是一项使用起来很昂贵的技术。据报道称， N3 广泛使用了多达 25 层的极紫外 (EUV) 光刻技术， 现在每台 EUV 扫描仪的成本为 1.5 亿至 2 亿美元，具体取决于配置。为了折旧配备此类生产工具的晶圆厂，台积电不得不对其 N3 工艺和后续工艺的生产收取更多费用。  

有人说，台积电每片 N3 晶圆的收费可能 高达 20,000 美元——高于每片 N5 晶圆的 16,000 美元——虽然此类报价取决于多种因素，但关键要点是芯片生产的成本越来越高。成本增加意味着 AMD、Broadcom、MediaTek、Nvidia 和 Qualcomm 等公司的利润下降，这就是芯片开发商正在重新考虑他们如何创建先进设计和使用前沿节点的原因。 

华兴资本分析师 Szeho Ng 写道：“我们相信有意义的 [N3] 提升将在 2023 年下半年，届时优化版本 N3E 将准备就绪。” “它在 HPC（即 AMD、英特尔）、智能手机（即 QCOM、MTK）和 ASIC（即 MRVL、AVGO、GUC）方面的主要客户可能会留在 N4/5 并选择 N3E 作为他们的首次 N3 类尝试，在我们看来。与此同时，我们认为基准 N3（又名 N3B）的采用将主要限于 Apple 产品。” 

据报道，为刺激合作伙伴使用其 N3 级工艺技术，台积电正在考虑降低这些节点的报价。尤其是台积电的N3E制程，最多只使用19层EUV，制造复杂度略低，使用成本较低。台积电可以在不损害盈利能力的情况下降低 N3E 生产的报价。在SRAM 单元缩放方面， N3E 与 N5 相比优势为零 ，这意味着与 N3/N3B 上制造的芯片相比，芯片尺寸更大。 

AMD 公开宣布，它计划 在 2024 年到期的部分基于 Zen 5 的设计中使用 N3 节点，而 Nvidia 预计将在其下一代基于 Blackwell 架构的 GPU 中采用 N3，这将在同一时间段内问世。由于成本高昂，N3 级节点的采用预计将仅限于某些产品——因此降低报价可能会让芯片设计人员重新考虑他们的采用策略。  

台积电的N3还有一个问题：良率低。一些估计良率 在 60% 到 80% 之间，  DigiTimes的消息来源 （ 来自Dan Nystedt）表明它们低于 50%。也就是说，由于据报道只有苹果公司使用了这种制造技术，而且该公司以非常保密着称，因此有关初始 N3 芯片良率的任何细节都应该持保留态度。