趋势洞见｜存算一体

1969年，斯坦福研究所的几位科学家提出了存算一体计算机的概念。科学家们当时就敏锐地发现，作为大脑最主要的特征之一，存算一体应该是实现高算力、高能效计算的关键技术。但受限于芯片制造技术和算力需求的匮乏，存算一体长期停留在理论研究阶段。

技术的不均衡进步推动了变革的发生。过去几十年，处理器性能以每年大约55%的速度提升，内存性能的提升速度每年只有10%左右。经过过长期的非对称发展，今天的存储速度已经严重滞后于处理器的计算速度。

存算一体旨在计算单元与存储单元融合，在实现数据存储的同时直接进行计算，以消除数据搬移带来的开销，极大提升运算效率，实现计算存储的高效节能。存算一体非常符合高访存、高并行的人工智能场景计算需求。在产业和资本的驱动下，基于SRAM，DRAM，Flash存储介质的产品进入验证期，将优先在低功耗、小算力的端侧如智能家居、可穿戴设备、泛机器人、智能安防等计算场景落地。

未来，随着存算一体在面向云端推理的大算力场景落地，可能将带来计算架构的一场革命性变化，推动传统的以计算为中心的架构转变为以数据为中心的架构，并对云计算、人工智能、物联网等产业产生重大影响。

随着AI在各领域的应用逐渐广泛，以深度学习为代表的神经网络算法需要系统能高效处理海量的非结构化数据，例如文本、视频、图像、语音等。而传统冯·诺依曼体系下运行的计算机通常包括存储单元和计算单元两部分，数据需要在处理器与存储器之间进行频繁迁移。

如果内存的传输速度跟不上CPU的性能，就会导致计算能力受到限制，出现“内存墙” “功耗墙”，这就对芯片的并行运算、低延迟、带宽提出了更高的要求，进而让存算一体的理念找到了落地的空间。

产业界在存算一体的前沿技术研究上持续发力。三星在顶级学术期刊Nature上发表了全球首个基于MRAM（磁性随机存储器）的存内计算研究；台积电在ISSCC上合作发表了六篇关于存内计算存储器IP的论文，大力推进基于ReRAM的存内计算方案；SK海力士则发表了基于GDDR接口的DRAM存内计算研究。学术界和产业界普遍认为存算一体有望成为突破算力性能和功耗瓶颈的技术方向之一。

特别是在大规模并行计算场景中，例如 VR/AR、无人驾驶、天文数据计算、遥感影像数据分析等，存算一体芯片具备高带宽、低功耗的显著优势。微观上，算力是一个具体的技术指标。算得快（高吞吐、低延迟）、算得准（高精准度）、算得省（低成本、低功耗）是对算力的基本要求。存算一体是从微观层面进行架构的优化，面临存储器设计和生产工艺的挑战，需要整个产业链的参与支持。

目前，实现存算一体的技术路径主要有以下三个：技术较成熟的是近存计算，利用先进封装技术把计算逻辑芯片和存储器封装到一起，通过减少内存和处理单元的路径，以高I/O密度来实现高内存带宽以及较低的访问开销，近存计算主要通过2.5D、3D堆叠来实现，广泛应用在各类CPU和GPU上；近期资本热度较高的是存内计算，通过传统的存储介质如DRAM、SRAM、NOR Flash、NAND Flash来实现。计算操作由位于存储芯片/区域内部的独立计算单元完成，更适用于算法固定的场景；技术尚处于探索期的是基于非易失性存储器技术做新型存储原件，比如通过忆阻器ReRAM电阻调制来实现数据存储。其他如相变存储器(PCM)、自旋磁存储器(MRAM)等，也作为存算一体新的技术路径。

存算一体的计算方式分为数字计算和多比特模拟计算。数字计算主要以SRAM和RRAM作为存储器件，具有高性能、高精度的优势，更适合大算力高能效场景。模拟计算通常使用FLASH、RRAM等非易失性介质作为存储器件，存储密度大，并行度高，更适合小算力，计算精度要求不高的场景。

目前，存算一体已经在产业细分领域掀起了创业浪潮，并受到资本市场的高度关注和投资投入，技术上向着高精度，高算力和高能效的方向发展。在资本和产业双轮驱动下，基于SRAM、NOR Flash等成熟存储器的存内计算将在垂直领域迎来规模化商用，小算力、低功耗场景有望优先迎来产品和生态的升级迭代，大算力通用计算场景或将进入技术产品化初期。基于非易失性、新型存储元件的存算一体依赖于工艺、良率的提升,走向成熟预计需要5-10年。

来源：达摩院DAMO