RISC-V,加速走向多核、多集群
来源:内容由半导体行业观察(ID:icbank)编译自allaboutcircuits,谢谢。
Arteris, Inc. 是一家加速片上系统 (SoC) 创建的系统 IP 领先提供商。他们日前宣布与完全可定制的高带宽和高性能 RISC-V 处理器 IP 提供商 Semidynamics 宣布建立合作伙伴关系,以加速电子产品的开发人工智能 (AI)、机器学习 (ML) 和高性能计算 (HPC) 应用的创新。
此次合作支持 Semidynamics 的 Atrevido 和 Avispado64 位 RISC-V 处理器 IP 核与 Arteris 的 Ncore 缓存一致性片上网络 (NoC) 系统 IP 之间的互操作性。该组合解决方案提供互操作性,以加快 AI/ML 和 HPC 设计的开发。
“针对机器学习、键值存储和推荐系统等市场,我们优化了可定制的 RISC-V 处理器和支持技术,例如 Vector Units、Tensors Units 和 Gazzillion,以处理高度稀疏数据的计算, Semidynamics 首席执行官 Roger Espasa 表示:“内存延迟和高带宽内存系统。” “核心内以及芯片和小芯片之间的高效数据传输对于整体系统性能至关重要。通过与 Arteris 的 Ncore 缓存一致性技术进行预集成合作,将为我们共同的客户加快项目进度。”
Arteris 首席营销官 Michal Siwinski 表示:“我们的目标是支持客户对处理器 IP 的选择,同时为新兴的 RISC-V 生态系统提供 SoC 连接主干,并将其与其他处理器架构结合使用。” “我们与 Semidynamics 的合作支持了我们促进 SoC 创新的使命,因此我们共同的客户可以专注于梦想未来并创造领先的产品,包括那些支持人工智能快速发展的产品。”
目前,该合作伙伴关系的重点是使用 Arteris 的 Ncore 缓存一致性 NoC 技术集成 Semidynamics 的四核 RISC-V 集群的演示器设计。此次合作预计将于 2024 年第一季度向客户演示。
Semidynamics扩展了多核 RISC-V 和 CHI 选项
正如一些专家预测摩尔定律的终结一样,人工智能和机器学习(AL/ML)行业需要找到大幅提高计算能力密度和效率的方法。这种收益需要单片多核和小芯片架构以及改进的互连。
多核领域的最新公告之一来自 Semidynamics 和 Signature IP 之间的合作。两家知识产权 (IP) 公司为片上系统 (SoC) 开发人员创建并测试了RISC-V 多核环境和相干集线器接口(CHI) 互连。
Semidynamics 是 RISC-V 核心创建市场的新进入者,而 Signature IP 是片上网络 (NoC) 领域的新来者。
人工智能(生成式和解释式)以及机器学习涉及大规模并行数学运算,例如矩阵乘法。人工智能相关学科分解问题、比较和计算,并并行计算这些部分。碎片越小,计算就越快、越准确。
不幸的是,添加更多的分立处理器会消耗额外的电力。此外,处理器之间的距离也会增加处理时间。当前缓解这两个问题的最佳方法是将多个内核放入同一块硅中或将小芯片放置在同一组件基板上。
虽然多核架构是人工智能的关键要求,但如果内核之间没有有效的互连,大部分内核的处理能力可能会被浪费。这就是 Signature IP 的用武之地。该公司的相干片上网络 (C-NoC) 是基于目录的,具有主节点支持,可以支持相干和非相干流量。它还可以通过可选的系统级缓存来提高性能。Signature IP 拥有自动化的 EDA 开发工具集,并在简单的许可模式下运行。
一致性可以在复杂的多核处理器中实现更高的性能。当处理器不均匀地完成任务时,连贯(逻辑一致)的缓存数据会给予不同内核无序的访问。一般来说,不同的核心不应该看到共享数据的不同值。然而,在某些情况下,需要非一致性(不同缓存中的不同数据)。Signature IP CHI 可管理一致性和非一致性缓存,最大限度地减少时钟周期丢失或冲突错误。
如今,大多数高端多核系统都使用 Intel、AMD 或 Arm 处理核心。Semidynamics 正在以其新推出的 RISC-V 内核加入这一组合。Semidynamics 提供两个可定制的 64 位 RISC-V 内核,针对 AI、ML 和其他高事务处理要求进行了优化。该公司将其可定制性称为“开放式核心手术”方法。这为实施者提供了更大的硬件设计灵活性,并允许他们在 FPGA 上对定制架构进行原型设计和测试,以减少测试和验证时间。
RISC-V 于 2010 年在加州大学伯克利分校作为一个关于并行计算的学生研究项目开始。在接下来的几年里,开源架构作为商业许可的 Arm RISC IP 的替代品慢慢赢得了追随者。这使得 Semidynamics 等公司能够开发遵循RISC-V 指令集架构 (ISA)标准的 RISC CPU 设计,而无需支付许可费用。芯片开发人员在硬件设计方面拥有很大的自由度,但可以通过遵守开源 ISA 来保持行业兼容性。
就在几年前,几乎所有高性能 CPU 都来自 Intel 或 AMD,并且基于 Intel 的 x86 根源。Arm 已经成为一个重要的参与者,并且通过最近的 IPO,似乎已经为光明的未来做好了准备。图形处理单元 (GPU) 和张量处理单元 (TPU) 正在填补人工智能服务器群中的处理空间。
随着RISC-V 的成熟,Semidynamics 和 Signature IP 的上述产品有望成为高性能并行计算领域的长期固定产品。
原文链接
https://www.allaboutcircuits.com/news/semidynamics-and-signature-ip-expand-multicore-risc-v-and-chi-options/
*免责声明:本文由作者原创。文章内容系作者个人观点,半导体行业观察转载仅为了传达一种不同的观点,不代表半导体行业观察对该观点赞同或支持,如果有任何异议,欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第3577期内容,欢迎关注。
推荐阅读
半导体行业观察
『半导体第一垂直媒体』
实时 专业 原创 深度
识别二维码,回复下方关键词,阅读更多
晶圆|集成电路|设备|汽车芯片|存储|台积电|AI|封装
回复 投稿,看《如何成为“半导体行业观察”的一员 》
回复 搜索,还能轻松找到其他你感兴趣的文章!
微信扫码关注该文公众号作者