创纪录的Chiplet互联，弃用硅中介层

我们最近有机会与联合创始人兼首席执行官 Ramin Farjadrad 讨论第一块硅对 Eliyan 的 Nulink UCIe 兼容小芯片互连的影响。该公司的第一款硅测试芯片——仅在 Eliyan 的初始资金后一年——验证了他们在高性能小芯片互连方面的突破。

Chiplet架构SiP是在 SoC、GPU 和 TPU 性能和复杂性方面不断进步的竞赛的重要组成部分。具有大型单片硅和离散内存及外围设备的传统系统架构无法提供 AI 所需的性能以及当今和未来的许多密集需求。同时，单芯片异构解决方案本质上变得太大而无法有效制造。

Eliyan 凭借其 Nulink 技术，有望显着提高基于小芯片的设备性能。迄今为止，业界领先的小芯片互连需要小芯片的高级封装和昂贵的硅中介层。Nulink 互连提供相同或更好的性能，同时使用传统的小芯片封装和有机基板。

采用硅中介层的传统小芯片解决方案与采用有机基板的 Eliyan Nulink

Farjadrad 说：“如今每个人的一大需求是能够获得足够大的中介层，这样他们就可以构建越来越大的 GPU 或 TPU，并带有大内存。”“对于生成式 AI 尤其如此——突然间，对片上高带宽内存的需求激增。我们的测试芯片证实，我们能够以超低功耗达到或超过每毫米至少两个半太比特的带宽目标。”

硅中介层的最大尺寸约为 3,300 mm 2，或约为 IC 芯片最大标线的 4 倍。Nulink 有机基板的尺寸可以是原来的三倍，同时提供相同或更好的功率效率和带宽。这导致成本更低、制造速度更快、更容易，每个封装的计算能力更强。

更大的表面积允许更宽的间距和更多的小芯片

增加的连接范围使设计人员能够充分利用更大的空间。硅中介层允许 2 毫米的范围，而 Nulink 提供 20 毫米而不会损失性能。

“Connectivity reach 是 ASIC 和内存之间的最大距离。在我们的例子中，你可以达到 20 毫米，”Farjadrad 说。“假设你可以有这样的配置 [见上图]。使用传统的硅中介层，您必须限制 HBM，因为您无法触及，它会完全阻挡芯片的一个边缘。但如果你的触及范围更长，就像使用 Nulink 一样，你可以错开它们，你可以在一个封装上放置更多的 HBM。”

连接范围还允许增加小芯片的间距。由于改进的热性能和降低的功耗，这允许更高的时钟速度。与使用硅中介层相比，可以以更低的成本将更多的 ASIC 和更多的 HBM 组合在同一组件中。您可以获得更多的小芯片面积和改进的间距。

测试和产量是另一个优势。硅中介层需要使用微凸块将小芯片连接到中介层引线。微凸块限制了对晶圆进行全面测试的能力，使良率面临风险。

Nulink 对有机基板的使用通过允许使用具有标准尺寸凸块的小芯片来缓解这个问题，这可以更有效地进行测试。因此，可以在 SiP 组装之前检测到小芯片的脱落，而不是在组装之后，从而将良率从 60% 提高到估计的 90%。

该测试芯片采用台积电的 5 纳米工艺，于 2023 年 5 月完成测试，达到或超过了关键性能参数。

测试芯片布局

每个互连通道有 16 个数据链路和时钟，并支持单向调制解调器，这意味着每个凸块可以传输或接收数据或双向调制解调器，这意味着每个凸块可以同时传输和接收。

Farjadrad 表示，最初的设计目标是单向 28 Gbps/通道和双向 32 Gbps/通道的最大性能。测试芯片证明分别为 32 Gbps/通道和 40 Gbps/通道。根据 Farjadrad 的说法，没有其他人达到过这样的速度。

“为了获得这种性能水平，每个级都必须有足够的带宽来支持时钟缓冲器和信号传递。此外，在标准封装中，串扰是一大挑战。所以我们也有干扰分离消除，使我们能够达到这个速度。”Farjadrad 说。

产生这种性能水平并没有导致相应的功率需求增加。事实上，电源效率达到或优于行业标准。该系统的功能可与其他行业解决方案相媲美。

如今，高性能处理器公司正在向台积电施压，要求其为硅中介层制造专用的晶圆厂产能。考虑到供应链的挑战以及启动硅代工厂所涉及的时间和成本，一个很好的例子是 Nulink 及时到达，使投资能够直接用于真正需要的有源设备。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3438期内容，欢迎关注。