BCD技术，走向何方？

据yole报道，BCD 技术主要旨在简化汽车、工业和消费领域中功率器件的控制，它在同一芯片上结合了三种类型的晶体管：用于模拟功能的双极晶体管、用于数字功能的 CMOS（互补金属氧化物半导体）和DMOS（双扩散 MOS），用于功率功能和高电压调节。

资料显示，具有革命性的 BCD技术由ST 在上世纪八十年代中期发明了，并从那时起不断对其进行开发。这种三合一集成具有显著的优势，可以减少 PCB 占用空间、芯片面积和电磁干扰。借助新的 BCD 技术，制造商旨在为高密度数字和模拟功能添加改进的电源特性。这需要更厚的栅极氧化层和更复杂的隔离技术。

在2021年，IEEE还因为这个技术给ST颁发了“IEEE Milestone for Multiple Silicon Technologies on a Chip”。

据IEEE报道，20 世纪 50 年代推出 IC 后，出现了该技术的几种变体：基于 20 世纪 50 年代发明的双极晶体管的技术；20世纪60年代的CMOS；和 20 世纪 70 年代的双扩散金属氧化物半导体(DMOS)。但在 20 世纪 80 年代初，一些应用需要所有这三种芯片，即需要更高的电压和开关速度更快的芯片。

随着技术的发展，芯片承受的压力越来越大。根据工程技术历史维基百科的条目，设备的切换模式受到芯片效率低下的限制。输送到电子设备的电量也受到阻碍。

当时的SGS（现在的STMicroElectronics ）意识到其双极晶体管以及 CMOS 和 DMOS 芯片的功能不足以再运行某些应用。为此领导 BCD 晶体管研究团队的IEEE 会员Bruno Murari表示，我们需要更坚固的东西。

为此，一个研究团队于 20 世纪 80 年代初成立，致力于探索如何结合双极、CMOS 和 DMOS 技术。其中包括芯片专家 Antonio Andreini、 Claudio Contiero和Paola Galbiati。

Murari说，该团队专注于客户需求：“我们的目标是在数字逻辑的控制下提供数百瓦范围内的电力，该数字逻辑可以按照摩尔定律扩展。” 开发的芯片还将支持精确的模拟功能并最大限度地降低功耗以消除散热器。

Murari 拜访了客户，以更好地了解他们需要哪些芯片功能。他表示，很明显，他们想要 DMOS 的功率和性能，以及 CMOS 和双极晶体管提供的控制逻辑、精度和低噪声。通过结合芯片技术，该公司将能够在单个芯片上集成异构晶体管和二极管。

团队知道需求是什么，但在提供这些需求方面却遇到了困难。

当 Murari 发现该公司卡斯特拉内塔工厂的研究人员开发出一种带有 V 形逻辑门（一种小型晶体管组件）的DMOS晶体管时，答案就出现了。Murari 意识到该设计可以克服双极晶体管现有的功率限制，并将其用作 BCD 芯片的基础。

“虽然在单个芯片上融合双极晶体管、CMOS 和 DMOS 的目标很困难，但这项工作非常令人兴奋，”Murari 说。“每个人都致力于这个项目。”

该公司于 1985 年推出第一款 BCD 超级集成电路——L6202 全桥电机驱动器。它的工作电压为 60 伏，电流为 1.5 安培，开关功率为 300 kHz。

ST CEOJean-Marc Chery表示，截止2021年，意法半导体已经生产了 9 代技术的 BCD 芯片和 500 万片晶圆，并已售出 400 亿颗 BCD 芯片。

而这个Milestone 牌匾将展示在 ST 米兰总部。牌匾上写着：

SGS（现为意法半导体）率先推出了超集成硅栅极工艺，将双极、CMOS 和 DMOS (BCD) 晶体管组合在单芯片中，适用于复杂、高功率的应用。第一个 BCD 超级集成电路名为 L6202，能够在 300 kHz 下控制高达 60V-5A 的电流。随后的汽车、计算机和工业应用广泛采用了这种工艺技术，使芯片设计人员能够灵活可靠地结合电源、模拟和数字信号处理。

Yole进一步指出，随着更高的电压突破和晶体管密度的目标，自 2008 年以来，传统的硅局部氧化 (LOCOS) 隔离技术已在很大程度上被更先进的技术所取代。浅沟槽隔离 (STI) 用于 CMOS 晶体管，以创建具有更小且更紧密隔离的有源结构，有助于提高元件封装水平以及整体更好的电路性能和可靠性。对于高电压功能，STI 中使用的蚀刻深度不足以有效地包围带电粒子。在这种情况下，优选深沟槽隔离（DTI）。

然而，这种方法涉及两个额外的掩模，不能用于创建横向 DMOS 晶体管的栅极氧化物。在此类组件中，STI 提供的结果不如使用 LOCOS 方法的结果，后者在不需要高电压的情况下仍然具有相关性。为了实现更多功能和更小的技术节点，BCD 技术现在通常包括两种技术（STI/DTI、LOCOS/DTI）的组合，甚至在某些情况下包括三种技术（LOCOS、STI 和 DTI），这使得制造过程变得更加简单。甚至更复杂。

此外，绝缘体上硅 (SOI) 基板可确保不同晶体管之间的完美隔离，是高压器件的“必备”解决方案。

Yole进一步指出，随着更大的数字功能复杂性缩小到更小的芯片中，需要集成更多的金属层以确保 CMOS 晶体管互连。常见于铝（NXP 0.14 µm BCD 技术，六层），铜层集成的出现（Infineon SPT9 0.13 µm BCD 技术，五层铜层，或 Intel PMB6829 0.065 µm BCD 技术，六层铜层）和一层铝层）。由于其固有特性，铜可减少数字功能的栅极延迟、提高电迁移耐用性并增强热管理。

新的 BCD 技术还具有 MIM（金属-绝缘体-金属）电容器，可以堆叠到充当第一电极的任何金属层上。这种架构允许添加更多功能，而不会对芯片面积产生任何影响。

而先进的隔离技术以及附加金属层和 MIM 电容器的集成意味着更复杂的制造工艺，并且需要特定的设备。从老一代的不到20个mask，到现在的新一代，制造过程平均需要超过35个mask。因此，晶圆成本随着技术节点的降低而增加，特别是在使用 SOI 衬底（比其他衬底贵得多）或铜层时，需要专用的洁净室环境。

晶圆成本还取决于晶圆尺寸。最小的技术节点（小于 0.09 μm）需要昂贵的生产设备，仅适用于 300 mm 晶圆厂。然而，这些新技术允许在每个晶圆上安装更多的 BCD 芯片，并且在某些情况下，可以平衡因更复杂的制造工艺、特定设备和额外原材料而产生的额外成本。

如今，非常先进的技术节点（< 0.09 μm）仍然很奇特。但英飞凌科技、意法半导体和英特尔等完全开发和制造BCD芯片的主要厂商已经投资了300毫米晶圆厂，以预测该领域的未来需求并提高产能。

例如在联华电子方面，公司的BCD 技术节点范围从 0.5um 到 110nm，器件产品包括 LV MOS、HV DMOS、混合信号和模拟器件、无源器件以及嵌入式非易失性存储器，涵盖消费类、计算、通信、工业和汽车。

台积电则是第一家采用 300mm 晶圆生产 BCD 电源管理工艺的代工厂。

据台积电介绍，公司的BCD电源管理工艺具有更高的集成度、更小的占地面积、更低的功耗，涵盖0.6μm至40nm的节点。通过该工艺生产的客户芯片可提供更稳定、更高效的电源，消耗更少的能源，非常适合消费电子产品、通信设备和计算机等应用。

台积电的12英寸0.13μm BCD Plus技术，与之前的0.13μm BCD技术相比，具有卓越的成本竞争力，已通过客户的工艺验证，并于2017年下半年开始生产。

0.18μm BCD第三代于2017年下半年开始量产，并于2018年通过AEC-Q100一级资质。与第二代BCD相比，该技术具有卓越的成本竞争力。

台积电8英寸90纳米BCD技术预计将通过资格认证，目前正在接受客户流片。与0.18μm BCD平台相比，该技术提供了卓越的成本竞争力，特别是在5G智能手机的电源管理IC平台中。

台积电集成 RRAM 模型的 12 英寸 40 纳米 BCD 技术预计也于 2019 年 8 月通过认证。该技术为智能手机、物联网等高速通信接口提供功效。

其他一些没有投资新代工厂的公司已经开发了无晶圆厂或晶圆厂模型，要么部分开发，如 ADI 公司，其将小于 0.18 μm 的技术节点的 BCD 芯片制造外包给台积电，要么完全开发，如 ADI 公司。Melexis则分别与X-Fab和SMIC合作。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3506期内容，欢迎关注。