独家首发！舱驾一体芯片要来了？这家企业传来量产消息

可以说，把握住汽车新四化和电子电气架构的发展趋势，芯砺智能的目标面向智能汽车未来。

在降本、缩短研发周期的双重驱动下，“舱驾一体”、“中央计算”已是大势所趋。从传统的E/E架构到跨域融合，再到中央集成式域控制器，基于单SoC芯片的舱驾融合方案成为各大OEM、tier1的重点研发方向。而如何能同时满足智能座舱及智能驾驶的快速发展成为车载智能芯片的巨大挑战

智能座舱应用方面，例如DMS/OMS、自然语言处理NLP/ChatGPT功能、基于AR/VR增强技术的沉浸式体验HMI功能等智能座舱体验，其想象空间并没有明确的边界。这不仅需要强大的CPU算力提高任务处理能力，GPU算力处理视频、图形等非结构化数据，NPU算力满足智能座舱的智能化交互体验要求，还需要操作系统能兼容手机生态，从而提升娱乐体验。

据张宏宇介绍，未来随着5G、游戏、元宇宙、轻量ChatGPT等的上车，以高级沉浸式智能座舱为例，CPU 算力将达到惊人的500-600KDMIPs，GPU算力将会达到独立显卡的水平，NPU算力也会有几十TOPs甚至上百TOPs。 

而针对快速路智能领航的L2＋级ADAS应用，其算力需求在60-100TOPs的NPU算力。

若考虑复杂的城域道路的L2++级智能领航的ADAS应用，随着传感器数量的增加、图像分辨率的提升，带来海量数据处理需求，算法模型的复杂程度亦大幅提升， NPU则需要几百TOPs甚至上千TOPs。

而市场风向标也确实如此，近两年造车新势力发布的车型中，其智能驾驶辅助功能都比较高，搭载的是 L2+ /L2++ 级别的辅助驾驶系统，传感器用了激光雷达、4D毫米波雷达、800万像素摄像头等。

比如蔚来的 ET7 搭载了11个800万像素摄像头，摄像头1秒钟产生的数据就有8G，需要更强大的处理器，因此在智能驾驶方面，蔚来用了4颗 Orin 芯片，最高可实现 1016 TOPS 算力；而威马M7，全车共有32个传感器，亦使用了4颗 Orin 芯片。从新势力们堆算力芯片来看，可见智能汽车赛道对大算力需求较为“饥渴”；另外其利用多颗芯片组合堆叠，也难掩现有单颗大算力芯片不足以满足车企需求痛点。

结合智能座舱以及智能驾驶辅助算力的快速增长，算力预埋、生命周期内OTA不断升级的驱使下，市场迫切需要兼具大算力、高性价比、灵活可扩展的车载芯片平台，为上层软件提供强大的算力支撑和运行环境，助力汽车成为“四个轮子上的超级电脑”。

而芯粒（Chiplet）技术的出现，也意味着通过架构创新实现算力跨越成为可能。

简单来说，依托芯粒（Chiplet）技术造芯如同搭乐高积木，通过将大算力大面积单芯片拆分成若干颗较小算力和面积的裸片（Die），再将其互连起来协同工作，并采用合适的封装技术，将这些小芯片封装在一起，形成一个异构集成芯片，从而达到甚至超越传统单芯片采用更先进工艺才能达到的性价比。

值得一提的是，将大算力单芯片的不同功能模块拆分成协同工作的小芯粒，Chiplet技术可以大幅提升芯片良率，进而降低芯片制造成本。且无需采用更先进的制造工艺，只需重新封装，极大地缩短产品交付时间，降低了设计大算力芯片的门槛。

对芯砺智能这家车载智能芯片平台供应商而言，立足智能汽车向着“四个轮子上的超级电脑”，根据不同数量、种类的芯粒，所组合而成的芯片，满足市场和不同客户对芯片算力的多样化需求，亦是其进军车载大算力赛道的新机遇。

深入洞悉智能汽车产业的现状与未来，芯粒（Chiplet）技术在车载大算力芯片领域的蓝海清晰可见，但背后的技术挑战也不容小觑。

比如封装技术与生产工艺、总线互连、芯粒间接口与协议、芯粒模块可靠性验证、芯粒间的通信速度与延迟等。

其中，架构设计与互连设计是量产高性价比Chiplet SoC的两大技术壁垒。

据张宏宇介绍，架构设计即“如何拆分”，需要将原来在一颗芯片上实现的功能，合理拆分为多颗芯粒共同完成。如何找到最佳拆分方式做好架构设计，将性能的下降控制在最低程度，还能区分不同应用场景给予最适合的拆分方式，是一大全新构架设计挑战。

从供应商的角度来看，既要懂汽车行业以及具体应用场景，又要对芯粒（Chiplet）技术、芯片构架以及芯片行业有深入的理解，才可能拥有入场资格。而这恰恰是芯砺智能的优势所在。

据了解，创建芯砺智能是张宏宇的第三次创业。1999年，他在美国加入初创的掌微科技，从事车载导航娱乐系统SoC芯片研究，而这家企业到2007年已经做到全球导航市场市占率第一（超过70%），年出货量超过1000万颗车规级SoC芯片。

2015年起，张宏宇负责赛灵思SoC研发部门工作，5年打造出了两代高性能计算平台芯片产品——16nm Ultrascale+™和7nm Versal™，并顺利通过了车规和功能安全认证。

目前，芯砺智能成立仅1年多时间，已经有200多人的团队。值得一提的是，在架构设计方面，芯砺智能打造了基于异构集成的嵌入式高性能计算平台（eHPC），以应对汽车领域对高算力、低成本的车规级算力平台芯片需求。

而针对汽车市场对芯片算力的多样化需求，包括不同车企、不同车型的不同算力需求，仅仅依靠少数几款通用芯片难调众口，这家企业亦有自己的解决之道。

一方面，其自研NPU，可针对智能驾驶智能座舱算法网络适用性以及效率深度优化。另一方面，依托Chiplet技术，以嵌入式高性能计算平台为设计基础，芯砺智能通过对NPU的快速迭代、CPU/GPU算力的灵活升级扩展，可实现不同CPU、GPU和NPU等算力单元的灵活组合与定制，满足智能汽车市场对车载芯片的差异化需求。

此外，针对芯粒之间的高速互连设计，是芯粒（Chiplet）技术落地的另一个关键。

2022年3月，英特尔、AMD、Arm、高通等十家行业巨头成立了通用芯粒互连UCIe产业联盟，旨在定义一个开放的、可互操作的标准，将多个小芯粒通过先进封装的形式组合到一个SoC中。

“相比电脑、手机、服务器等芯片应用领域，车载芯片的应用环境更为特殊性，包括使用过程中的高频率振动、热胀冷缩等恶劣环境以及功能安全的要求，仅针对芯粒（Chiplet）技术划定的统一互连标准或不适用，因此需要建立针对车载应用领域的专用Chiplet接口互连标准。”张宏宇向高工智能汽车表示。

诚然，对于智能汽车行业这类成本敏感的应用场景而言，若采用当前最先进的2.5D/3D封装技术进行并行互连，其高昂的价格、未经过车规验证等因素，势必会影响在车载行业的应用速度；而采用常见的串行互连方式及普通封装技术，在芯粒间通信延迟性能方面，无法达到智能汽车的实时性要求。

“Chiplet完全可以通过传统封装来实现，从而满足车载芯片可靠性和成本控制的要求，但需要在Chiplet互连技术上有一定的创新；芯砺智能在这方面有自主研发的IP，可降低对封装技术的要求。”张宏宇表示，灵活且高性价比的Chiplet异构集成与互连，以及兼顾通用灵活与高效率的通用NPU互连是芯砺智能赢占未来舱驾一体中央计算平台的两大杀手锏。

舱驾一体芯片Thor和Snapdragon Ride Flex的强大算力预埋，无疑使仍在自研的车企可以更快实现软件迭代升级，这也将是造芯新势力取胜的关键。

此外，驾乘体验的多样化需求也是各大车企的角逐沙场。故此，算力预埋及功能安全等高要求对于舱驾一体化芯片而言是远不够的，更重要的是满足客制化的需求，例如支持ADAS、DMS/OMS、HUD、360环视、第二娱乐屏，甚至ChatGPT等。

可以预见，未来高阶智驾市场的电子电气架构会进一步细分，高阶舱驾一体更有望在2025年实现量产并占领智驾顶部市场的高地。谁能尽快拿出创新、好用的芯片产品，助力车企创造差异化的市场价值，未来谁就能站在后摩尔时代汽车半导体行业的舞台中心。

而提前布局舱驾一体的中央计算平台芯片，叠加其在造芯技术方面的积淀和创新，并拥有一系列产品差异化竞争优势，芯砺智能正依托科技创新技术，开启一场智能汽车芯片算力新革命。