让未来的芯片成为可能！

CEA-Leti 的研究科学家证明，电子和其他电荷载流子在锗锡中的移动速度比在硅或锗中更快，从而实现比平面器件更低的工作电压和更小的垂直尺寸。这一概念验证突破意味着由锗锡制成的垂直晶体管是未来低功耗、高性能芯片和可能的量子计算机的有前途的候选者。

最近在 Nature Communications Engineering上发表的一篇论文， 用于 CMOS Beyond Silicon 的垂直 GeSn 纳米线 MOSFET， 指出 “GeSn 合金通过改变 Ge 和 SiGe 外延异质结构中的 Sn 含量和可调带偏移来提供可调能带隙。事实上，最近的一份报告表明，使用 Ge0.92Sn0.08作为 Ge 纳米线 (NW) 顶部的源可提高 p-MOSFET 的性能。”

“除了前所未有的电光特性外，GeSn 双晶的一个主要优势还在于它们可以在与 Si 和 SiGe 合金相同的外延反应器中生长，从而实现全 IV 族光电半导体平台，该平台可以单片集成在Si，”该报报道。

除了提供外延堆栈的 CEA-Leti 之外，该项目研究还包括其他几个组织的贡献。外延是在一个非常有序的模板上进行的，硅衬底具有非常精确的晶体结构。通过改变材料，CEA-Leti 在它放置在顶部的层中复制了其金刚石晶体结构。

“外延是通过复制原始结构来制造多层的艺术，它是在低温下在化学气相沉积 (CVD) 反应器中使用气态前体进行的，”CEA 研究员兼团队负责人 Jean-Michel Hartmann 说道， CEA-Leti 的 IV 外延。

沉积这种堆叠和掌握外延层生长是工艺流程中极其复杂的一步，需要图案化圆柱体和共形栅极堆叠沉积——简而言之，制造整个设备。CEA-Leti 是全球为数不多的能够沉积这种复杂的原位掺杂 Ge/GeSn 叠层的 RTO 之一，它执行了论文中报告的那部分联合研究。

CEA 研究员兼团队负责人 Jean-Michel Hartmann

该论文的合著者 Hartmann 解释说：“此次合作展示了低带隙 GeSn 用于具有有趣电气特性的先进晶体管的潜力，例如沟道中的高载流子迁移率、低工作电压和更小的占地面积。” “工业化还很遥远。我们正在推进最先进的技术，并展示锗锡作为通道材料的潜力。”

这项工作还包括来自德国 ForschungsZentrum Jülich 的科学家；英国利兹大学；IHP- 高性能微电子创新，德国法兰克福（奥德）和德国亚琛工业大学。

Jean-Michel Hartmann 在最近于波士顿举行的电化学学会会议上获得了电子和光子学部奖。

作为获奖者，Hartmann 于 5 月 30 日发表了一篇论文，用于纳米电子学和光电子学的第 IV 族半导体的外延， 涵盖了如何充分利用外延来提高器件的性能。

Hartmann 是 CEA-Leti 的 CEA 研究员、IV 外延工作组组长和 SSURF 部门的科学主任。他的研究重点是用于纳米电子学和光电子学的第 IV 族半导体的减压化学气相沉积。

点击文末【阅读原文】，可查看原文链接。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3421期内容，欢迎关注。